描述
开 本: 16开纸 张: 胶版纸包 装: 平装是否套装: 否国际标准书号ISBN: 9787121269608丛书名: 工业和信息化部“十二五”规划教材
第1章 绪论
1．1 数字信号处理概述
1．2 数字信号处理系统实现方法
1．2．1 ASIC：集成电路
1．2．2 DSP数字信号处理器
1．2．3 FPGA
1．2．4 其他数字信号处理器
1．2．5 常用数字信号处理系统优缺点比较
1．3 数字信号处理芯片发展历程
1．3．1 ASIC芯片发展
1．3．2 DSP芯片发展
1．3．3 FPGA的发展
1．4 数字信号处理的应用
第2章 DSP实时处理与数制表示
2．1 数字信号处理系统概述
2．2 数字模拟转换
2．2．1 定点数
2．2．2 浮点数
2．2．3 ADC采样中的数值量化
2．2．4 DAC重构过程
2．3 实时信号处理
2．3．1 数据流处理方法
2．3．2 数据流处理
2．3．3 数据块处理
2．4 DSP的处理速度
2．4．1 DSP执行程序时间估计方法
2．4．2 DSP性能指标
第3章 DSP处理结构与数据传输
3．1 硬件乘法器和乘加单元
3．2 零开销循环
3．3 环形buffer
3．4 码位倒序
3．5 哈佛结构
3．6 流水线技术
3．7 超标量与超长指令字处理器
3．7．1 超标量处理器
3．7．2 超长指令字(VLIW)处理器
3．7．3 超标量与超长指令字(VLIW)的区别
3．8 多核处理器简介
3．9 CPU和DSP比较
3．10 DSP的传输速度
3．10．1 DMA控制技术
3．10．2 DMA控制器与传输操作
3．11 总结
第4章 DSP芯片构成与开发流程
4．1 DSP芯片的基本结构
4．1．1 典型TMS320C6678的基本结构
4．1．2 TMS320C6678常用引脚分类
4．1．3 TMS320C6678算法处理性能
4．2 DSP中数据传输和处理方法
4．2．1 TMS320C6000高效数据访问与传输方法
4．2．2 TMS320C6000中数据处理方法的优化
4．3 DSP系统常用的编程和控制方法
4．3．1 TMS320C6678中CMD文件的编写
4．3．2 TMS320C6678中系统初始化
4．4 DSP的中断配置与使用
4．4．1 TI C6000：DSP的基本中断机制
4．4．2 TMS320C6678的中断控制结构与配置方法
4．5 DSP系统开发环境与调试工具
4．5．1 CCSv5开发平台
4．5．2 DSP／BIOS的使用
4．5．3 系统分析和测试工具
第5章 多芯片互连与高速串行I/O应用
5．1 并行处理系统互连结构
5．2 DSP并行处理系统中常用的互连结构
5．2．1利用外部存储器接口组成并行结构
5．2．2 ADI公司多处理器并行结构
5．2-3 TI公司多处理器并行结构
5．3 DSP互连技术总结
5．4 高速串行I／O发展过程
5．5 RapidiO互连技术与应用
5．5．1 RapidIO技术简介
5．5．2 FPGA中RapidIO设计
5．5．3 DSP中RapidIO应用
5．6 PCIe互连技术与应用
5．6．1 PCIe技术简介
5．6．2 FPGA中PCIe设计
5．6．3 DSF-中PCIe设计
5．7 SRIO和PCIe互连技术比较
第6章 实时信号处理系统
6．1 实时信号处理机的基本结构
6．2 高性能实时信号处理机系统设计
6．2．1 FPGA功能设计
6．2，2 DSP功能设计
6．2．3 系统通信接口设计
6．3 电源及时钟电路设计
6．3．1 电源设计
6．3．2 系统时钟设计
6．4 硬件电路设计
6．4．1 整体布局布线
6．4．2 PCB布局
6．5 系统功能调试
6．5．1 系统电源调试
6．5．2 系统时钟调试
6．5．3 系统FPGA功能调试
6．5．4 系统DSP功能调试
6．6 系统性能
第7章 FPGA在实时处理中的应用
7．1 系统概述
7．2 FPGA对ADC采样控制
7．3 基于FPGA的正交采样和数字下变频
7．4 脉冲压缩模块
7．5 FPGA之间数据传输互连接口设计
7．6 FPGA与DSP之间互连接口设计
7．6．1 FPGA与DSP之间SRIO接口设计
7．6．2 FPGA与DSP之间PCIe接口设计
7．6．3 FPGA与DSP之间EMIF接口设计
第8章 DSP在雷达信号处理中的应用
8．1 TMS320C6678信号处理系统硬件结构
8．2 TMS320C6678信号处理流程程序设计
8．2．1 中断向量表及CMD文件编写
8．2．2 系统初始化
8．2．3 多核启动
8．2．4 从FPGA中获取指令参数和脉冲压缩数据
8．2．5 数据处理
8．3 系统中不同处理器问的数据传输
8．3．1 DSP与FPGA之间的数据通信
8．3．2 DSP间高速串行口数据通信
第9章 多核DSP在实时处理中的应用
9．1 Keystone多核架构
9．1．1 IPC核间通信
9．1．2 多核导航器
9．2 多核程序设计
9．2．1 多核一致性
9．2．2 MCSDK多核开发
9．3 多核信号处理
9．3．1 多核大数FFT算法
9．3．2 多核大数FFT任务分配
9．3．3 多核大数FFT性能比较
第10章 多核/众核DSP系统结构与开发应用
10．1 概述
10．2 NvIDIA GPU 17ermi GTx470的LFM-PD处理系统
10．2．1 Fermi GPU的硬件结构
10．2．2 Fermi GPU的软件编程
10．3 PD—LFM算法的GPU实现
10．3．1 CPU-GPU的数据传输与内存分配
10．3．2 GPU中的FFT与IFFT
10．3．3 GPU中的匹配滤波、加窗与求模
10．3．4 GPU中的矩阵转置
10．3．5 GPU中的CFAR操作
10．4 众核处理器Tile64
10．4．1 Tile64众核处理器架构
10．4．2 基于Tile64的LFM—PD处理解决方案
参考文献
电子信息技术的发展日新月异，集成电路的技术和工艺已经达到了前所未有的发展水平，越来越多的器件采用45nm、28nm的工艺，这使得集成电路的规模和复杂程度极具扩大。千万门级的芯片屡见不鲜，超大规模片上可编程逻辑阵列和多核处理器已经成为市场的主流。这对于电子工程师和电子信息专业学生都带来了新的挑战和机遇。
本书在第1版的基础上，针对新型的超大规模FPGA和多核DSP，在原有对于数字信号实时处理的原理、方法和实现过程的内容上，更新和增加新的设计方法和开发流程，向读者介绍嵌入式实时处理这一领域的**发展成果和技术应用，为初学者和相关工作者提供设计范例和应用参考。
本书共分10章。前3章在原有的基础上增加了DSP和FPGA新的体系结构和技术知识，主要介绍了DSP发展历史及应用领域，数模转换，定点数和浮点数的基本运算，实时信号处理的常用方法，DSP的处理结构和数据传输，包括硬件乘法器和乘加单元、零开销循环、环形buffer、码位倒序、哈佛结构以及多核并行处理结构。并详细阐述了流水线技术和超标量与超长指令字处理器。第4章以多核DSP TMS320C6678为例，讲述了新型DSP芯片的构成和开发流程，包括典型的内核CPU基本结构，DSP的片内数据传输和处理方法以及DSP系统中常用的编程和开发方法。第5章主要介绍多芯片互连与高速串行接口应用，首先讲述了在大规模多芯片并行处理系统中常用的互连结构，然后对新兴的高速串行接口技术进行了详细介绍，包括RapidIO和PCIe这两大嵌入式常用互连接口的设计和实现。第6章以一个高速实时信号处理系统的开发过程为路线，详细介绍了实时处理系统的系统、电源、原理图和PCB的设计及调试。第7章介绍了FPGA在实时处理中的应用，包括FPGA对ADC采样的控制、基于FPGA的正交采样和数字下变频、脉冲压缩模块和FPGA与DSP之间的接口设计。第8章讲述了DSP在雷达信号处理中的应用，首先根据所设计的高速信号处理系统硬件结构，阐述了系统中多核DSP资源分配以及不同芯片间的数据传输，介绍了TMS320C6678信号处理流程程序设计和DSP汇编语言并行优化，*后给出了部分结果。第9章给出了多核DSP系统及并行实时处理开发，介绍了多核DSP在设计开发时所采用的技术手段和方法。第10章讲解多核众核DSP处理系统，分别介绍了多核GPU处理器NVIDIA Fermi GTX470和众核处理器Tile64的硬件结构、数据传输方法、任务调度、资源优化、系统编程调试方法。
本书以DSP处理器提高处理速度的方法为主线，介绍了流水线、并行结构、哈佛结构、数据传输等DSP处理器的常用结构，总结了DSP处理器的典型结构和发展体系。针对新型多核DSP体系结构，进行了详细的阐述和典型的应用。同时给出了实时处理系统硬件结构、开发编程方法和系统实例。希望同行专家和广大的读者能给予建议意见，增加交流，提高专业水平。本书可作为电子信息类本科高年级学生和研究生专业选修课教材。
北京航空航天大学电子信息工程学院的博士杨彬、麦超云、袁长顺、毕严先，硕士王兴、赵志鹏、樊文贵、王晓亮、陈其周、吕栋、马瑞、尹晗、王俊凯等，结合学位论文和项目调试经验，参加了本书的的撰写和编辑工作。
文内如有疏漏不当之处，请批评指正。
王俊
2015年6月30日
评论
还没有评论。