雷达信号处理芯片技术

第1章 概述
1.1 雷达信号处理概述
1.1.1 雷达信号处理的发展
1.1.2 雷达信号处理的特点
1.2 数字信号处理器
1.2.1 数字信号处理器概述
1.2.2 数字信号处理器的发展
1.2.3 “魂芯一号”高速数字信号处理器概述
第2章 处理器体系架构
2.1 体系架构
2.2 eCl04内核结构
2.2.1 运算单元执行宏(Macro)
2.2.2 运算部件
2.2.3 程序控制器
2.3 总线
2.4 内部存储器
2.5 外设
第3章 存储器与寄存器
3.1 地址空间
3.2 存储器
3.2.1 存储器的组织结构
3.2.2 存储器数据总线操作
3.2.3 存储器与其他部件的数据交换
3.3 地址发生运算器部件
3.4 寻址方式
3.5 地址冲突与地址非法
3.5.1 地址冲突
3.5.2 地址非法
3.6 总线仲裁
3.7 寄存器
3.7.1 全局控制寄存器GCSR
3.7.2 内核执行单元控制与标志寄存器
3.7.3 DMA控制寄存器
3.7.4 中断控制寄存器
3.7.5 定时器控制寄存器
3.7.6 通用I/O控制寄存器
3.7.7 并口配置寄存器
3.7.8 uART控制寄存器
3.7.9 DDR2控制器的配置寄存器
3.7.10 数据存储器读写冲突标志寄存器
第4章 处理器指令体系
4.1 指令结构与特点
4.1.1 指令基本语法规制
4.1.2 指令语法约定
4.1.3 指令速查
4.2 ALU指令
4.3 MuL指令
4.4 SPU指令
4.5 SHF指令
4.6 数据传输指令