集成电路项目化版图设计

　　项目驱动,联系实际.详细系统的逻辑提取过程和其中的经验分享. 

　　本书以一个目前集成电路行业内比较热门的典型数模混合电路——电容式触摸按键检测电路（项目编号D503）为例，首先介绍基于ChipLogic设计系统的逻辑提取的详细过程和其中的经验分享；接着具体介绍D503项目的版图设计方法、流程等，包括数字单元和模拟器件、数字和模拟模块的版图设计经验；最后基于Cadence设计系统对完成设计后的版图数据进行DRC和LVS的详细验证，从而完成该项目的完整版图设计过程。
全书以项目设计为导向，从项目设计的流程、项目设计完整的文档管理等方面突出完成这些项目设计的过程中遇到的技术问题、解决办法，以及如何避免问题等实用性内容，与广大将要从事集成电路设计的学生和正在从事设计的工程师一起分享非常宝贵的项目版图设计经验。

　　1993年加入中国华晶电子集团公司中央研究所,1997年起就职于中国华晶电子集团公司MOS总厂设计所，2000年起任无锡华晶矽科微电有限公司集成电路设计经理；2002年1月起任江苏省超大规模集成电路设计工程技术研究中心技术总监、南通大学兼职教授；；2004年起任江南大学硕士生导师；2007年起任江苏省科技咨询专家；2011年起任无锡杰电科技有限公司、无锡芯源微电子有限公司高级技术顾问，2012年起任无锡派盟集成电路科技有限公司总经理，2013年4月起就职于江苏信息职业技术学院电子信息工程系。

第1章  D503项目的设计准备
  1.1  ChipLogic系列软件总体介绍
    1.1.1  集成电路分析再设计流程
    1.1.2  软件组成
    1.1.3  数据交互
  1.2  硬件环境设置
    1.2.1  硬件配置要求
    1.2.2  硬件构架方案
  1.3  软件环境设置
    1.3.1  操作系统配置要求
    1.3.2  软件安装/卸载
    1.3.3   软件授权配置
    1.3.4  服务器前台运行和后台运行
    1.3.5  将服务器注册为后台服务
    1.3.6  服务器管理
  1.4  将D503芯片数据加载到服务器
    1.4.1  芯片图像数据和工程数据
    1.4.2  加载芯片数据的步骤
    1.4.3  D503项目的软、硬件使用环境
  练习题1
第2章  集成电路逻辑提取基础
  2.1  逻辑提取流程和D503项目简介
  2.2  逻辑提取准备工作
    2.2.1  运行数据服务器
    2.2.2  运行逻辑提取软件ChipAnalyzer
  2.3  划分工作区
    2.3.1  工作区的两种概念
    2.3.2  D503项目工作区创建及设置
    2.3.3  工作区的其他操作
  2.4  以D503项目为例的逻辑提取工具主界面
    2.4.1  工程面板
    2.4.2  工程窗口
    2.4.3  多层图像面板
    2.4.4  输出窗口
    2.4.5  软件主界面的其他部分
  练习题2
第3章  D503项目的逻辑提取
  3.1  D503项目的单元提取
    3.1.1  数字单元的提取
    3.1.2  触发器的提取流程
    3.1.3  模拟器件的提取
  3.2  D503项目的线网提取
    3.2.1  线网提取的两种方法
    3.2.2  线网提取的各种操作
    3.2.3  线网提取具体步骤
    3.2.4  D503项目线网提取结果以及电源/地短路检查修改方法
  3.3  D503项目的单元引脚和线网的连接
    3.3.1  单元引脚和线网连接的基本操作
    3.3.2  单元引脚和线网连接其他操作
    3.3.3  D503项目单元引脚和线网连接中遇到的问题
    3.3.4  芯片外部端口的添加操作
  3.4  D503项目的电学设计规则检查及网表对照
    3.4.1  ERC检查的执行
    3.4.2  ERC检查的类型
    3.4.3  ERC检查的经验分享
    3.4.4  D503项目的ERC错误举例及修改提示
    3.4.5  两遍网表提取及网表对照（SVS）
  3.5  提图单元的逻辑图准备
    3.5.1  逻辑图输入工具启动
    3.5.2  一个传输门逻辑图及符号的输入流程
    3.5.3  D503项目的单元逻辑图准备
  3.6  D503项目的数据导入/导出
    3.6.1  数据导入/导出基本内容
    3.6.2  提图数据与Cadence之间的交互
  练习题3
第4章  集成电路版图设计基础
  4.1  版图设计流程
  4.2  版图设计工具使用基础
    4.2.1  版图设计工具启动
    4.2.2  D503项目版图设计工具主界面
    4.2.3  版图设计工具基本操作
  4.3  确定版图缩放倍率
    4.3.1  标尺单位的概念
    4.3.2  在软件内设置标尺单位
    4.3.3  D503项目标尺单位与版图修改
  4.4  工作区管理
    4.4.1  创建工作区
    4.4.2  工作区参数设置
    4.4.3  复制工作区
    4.4.4  D503项目工作区转换
  4.5  版图层次的设置
    4.5.1  版图层的命名规则
    4.5.2  D503项目版图层次定义的方法
  练习题4
第5章  D503项目的版图设计
  5.1  数字单元和数字模块的版图设计
    5.1.1  版图元素的输入
    5.1.2  版图编辑功能
    5.1.3  版图单元的设计
    5.1.4  D503项目的数字单元版图设计
    5.1.5  D503项目数字模块总体版图
  5.2  模拟器件和模拟模块的版图设计
    5.2.1  模拟器件的版图设计
    5.2.2  模拟模块的版图设计经验
    5.2.3  D503项目模拟模块的版图
  5.3  D503项目的总体版图
  5.4  版图数据转换
    5.4.1  导入和导出的数据类型
    5.4.2  脚本文件的导入和导出
    5.4.3  版图层定义文件的导入/导出
    5.4.4  GDSII数据的导入/导出
    5.4.5  从Layeditor中导出D503项目版图数据后读入Cadence
  5.5  D503项目版图的优化
    5.5.1  特殊器件参数方面的修改
    5.5.2  满足工艺要求的修改
    5.5.3  带熔丝调节的振荡器的设计
  练习题5
第6章  D503项目的版图验证
  6.1  Dracula及版图验证基础
    6.1.1  Dracula工具
    6.1.2  版图验证过程简介
  6.2  D503项目的DRC验证
    6.2.1  DRC基础知识及验证准备工作
    6.2.2  D503项目的单元区的DRC验证
    6.2.3  D503项目的总体DRC验证
  6.3  D503项目的LVS验证
    6.3.1  LVS基础知识及验证流程
    6.3.2  一个单元的LVS运行过程
    6.3.3  多个单元同时做LVS的方法和流程
    6.3.4  D503项目的总体LVS验证
  6.4  D503项目DRC和LVS经验总结
  6.5  采用Dracula进行两遍逻辑的对照
  6.6  D503项目的文档目录及管理
  练习题6
附录A  ChipLogic逻辑提取快捷键
附录B  ChipLogic版图设计快捷键
附录C  Cadence电路图输入快捷键

　　前 言
　　目前我国正处于集成电路产业的快速发展时期，国内从事集成电路设计的公司数量在不断增加，对集成电路设计人才的需求也越来越大，集成电路设计成为当下最为热门的几个就业岗位之一。为满足市场的需求，全国各个层次的学校都增设了微电子技术这个专业，其中大部分该专业都进行集成电路版图设计这一门课程的教学。
　　目前集成电路全定制版图设计（或称为逆向设计）主要基于两个设计平台进行：一个是美国Cadence公司的Cadence设计系统；另外一个是北京芯愿景软件技术有限公司的ChipLogic设计系统。当前高职及其他层次集成电路版图设计教学中所使用的教材绝大多数都是基于Cadence系统的；但近几年ChipLogic设计系统发展迅速，不少集成电路设计企业在员工招聘岗位需求中都提到需要掌握ChipLogic设计技术。到现在为止还没有专门用于学校基于ChipLogic设计系统进行版图设计方面教学的教材。作者在江苏信息职业技术学院集成电路设计工作室进行了两期项目化版图设计的教学，把企业项目引入到教学过程中，在有关讲义的基础上通过补充、修改和完成，完成了本教材的编写。
　　高职教育的主要目的是培养技术技能型人才，因此本教材在通过对一些集成电路设计公司中版图设计人员的岗位能力需求等进行充分调研后确定了其主要内容：基于ChipLogic系统的版图设计与基于Cadence系统的版图验证。在编写形式上，本书以一个实际的项目——电容式触摸按键检测电路（项目编号D503）的版图设计为例，介绍基于ChipLogic系统的逻辑提取和版图设计的方法、流程等，并描述使用Cadence系统中的Dracula工具对该电路进行版图验证的详细过程。本教材的特点是强调项目设计的概念和版图设计岗位需要掌握的技能，采用注释、举例等方式引入实用性非常强的内容，其中包括完成这个项目的设计过程中会遇到哪些技术问题、是如何解决问题，后续如何避免出现问题，等等。另外本教材结合D503这个具体项目，介绍某一个特定工艺下的数字单元和模拟器件/模块的版图设计方法、技巧等，避免脱离具体工艺而进行设计方面的泛泛而谈，因此总体来说本书是一本项目化的集成电路版图设计教材，并且也是与学生将来就业岗位需求相紧密结合的一本教材。
　　作为一本项目版图设计教材，本书尽可能把目前集成电路设计行业中比较前沿的产品技术、设计技术等新内容放进来，包括所举例子都是目前比较热门的产品；其工艺是目前大部分设计公司正在采用的工艺；所使用的工具如版图验证工具等都是业内加工线认可和推荐使用的，因此使用本教材的学生在学校就完成了原本要到了企业才进行的项目设计培训，并且跟他在企业从事的岗位能够无缝对接；另外，对于刚从事集成电路设计的工程技术人员来说，本教材所列举的电路类型与他们正在设计的电路也是基本匹配的，而不是滞后的，从而成为他们很快掌握设计技术的帮手。
　　本教材共7章。第1章简要介绍设计D503项目所需要做的一些准备工作，包括ChipLogic系列软件的总体介绍、使用该软件需要进行的硬件和软件配置，以及D503项目芯片数据的加载等；第2章介绍集成电路逻辑提取的一些基础知识，对本教材所描述的D503项目也作了具体介绍；第3章详细介绍了D503项目逻辑提取的过程，包括逻辑提取的几个主要步骤和相应结果；另外还介绍了把ChipLogic系统中所提取的单元输入到Cadence设计系统等内容；在这一章中有非常多的内容是进行D503项目逻辑提取所遇到的问题以及解决办法，这是作者在江苏信息职业技术学院集成电路设计工作室两期学生中进行教学实践中所获取的；第4章介绍基于ChipLogic设计系统进行版图设计的基础知识，包括版图设计工具的使用、版图层次的设置等；第5章详细介绍D503项目的版图设计过程，从基本的数字单元和模拟器件开始，然后形成数字和模拟模块的版图，最终形成芯片总的版图；在本章中还介绍了ChipLogic设计系统与Cadence系统之间版图数据的转换，并且针对D503这个具体项目，提出了版图优化的相关内容和结果；第6章介绍的D503项目的版图验证过程，包括用Dracula工具进行DRC、LVS的验证；针对D503项目进行DRC、LVS过程中需要跟读者进行分享的经验也都罗列其中；最后对D503项目进行了总结，包括设计文档目录和管理，让读者真正了解项目设计所包含的有关内容。
　　在本书编著过程中，江苏信息职业技术学院集成电路设计工作室的同学提供了部分素材；电子信息工程系孙萍主任对本教材的定位和内容给出了非常多有益的意见，在此一并表示感谢。
　　值得一提的是，陈晓莉责任编辑对本书提出了非常多的修改意见，尤其是软件图标等对本书读者非常有益的内容，在此表示由衷的敬意。
　　项目设计过程繁琐，肯定会出现各种各样的问题，并且流程也不是唯一的，因此非常欢迎广大读者针对本教材中的相关内容与作者进行探讨。

　　作者
　　2014年10月