EDA技术及应用教程（十二五）

第1章  绪论
  1.1  EDA概述
    1.1.1  EDA技术的发展历程
    1.1.2  EDA技术的基本特征
    1.1.3  EDA技术实现目标
    1.1.4  硬件描述语言(HDL)
    1.1.5  EDA技术的基本工具
    1.1.6  EDA技术的基本设计思路
    1.1.7  EDA系统级设计开发流程
    1.1.8  EDA技术的发展趋势
  1.2  数字系统硬件设计概述
    1.2.1  自底向上的设计
    1.2.2  自顶向下的设计
    1.2.3  自顶向下技术的设计流程及关键技术
    1.2.4  设计描述风格
  习题
第2章  VHDL语言程序的基本要素及基本结构
  2.1  VHDL语言的命名规则
    2.1.1  数字型文字
    2.1.2  字符串型文字
    2.1.3  标识符
    2.1.4  下标名
    2.1.5  段名
    2.1.6  注释
  2.2  VHDL语言的数据类型及运算操作符
    2.2.1  VHDL语言的客体及其分类
    2.2.2  VHDL语言的数据类型
    2.2.3  VHDL语言的运算操作符
  2.3  VHDL语言设计的基本单元及其构成
    2.3.1  实体说明
    2.3.2  构造体
  2.4  VHDL构造体描述的几种方法
    2.4.1  行为描述
    2.4.2  数据流描述
    2.4.3  结构描述
  2.5  包集合、  库及配置
    2.5.1  库
    2.5.2  包集合
    2.5.3  配置(CONFIGURATION)
  2.6  VHDL子程序（SUBPROGRAM）
  习题
第3章  VHDL语言的主要描述语句
  3.1  顺序处理语句
    3.1.1  WAIT语句
    3.1.2  断言（ASSERT）语句
    3.1.3  信号赋值语句
    3.1.4  变量赋值语句
    3.1.5  IF语句
    3.1.6  CASE语句
    3.1.7  LOOP语句
    3.1.8  NEXT语句
    3.1.9  EXIT语句
    3.1.10  过程调用语句
  3.2  并发处理语句
    3.2.1  进程（PROCESS）语句
    3.2.2  并发信号赋值（Concurrent SignalAssignment）语句
    3.2.3  条件信号赋值（Conditional SignalAssignment）语句
    3.2.4  选择信号赋值（Selective SignalAssignment）语句
    3.2.5  并发过程调用（Concurrent ProcedureCall）语句
    3.2.6  块（BLOCK）语句
    3.2.7  元件例化语句
    3.2.8  生成语句
  3.3  其他语句和说明
    3.3.1  属性（ATTRIBUTE）描述与定义语句
    3.3.2  文本文件操作
  习题
第4章  VHDL语言描述的典型电路设计
  4.1  组合逻辑电路设计
    4.1.1  编码器、译码器与选择器
    4.1.2  加法器、求补器
    4.1.3  三态门及总线缓冲器
  4.2  时序电路设计
    4.2.1  时钟信号和复位信号
    4.2.2  触发器
    4.2.3  寄存器
    4.2.4  计数器
  4.3  存储器
    4.3.1  存储器描述中的一些共性问题
    4.3.2  ROM（只读存储器）
    4.3.3  RAM（随机存储器）
    4.3.4  FIFO（先进先出堆栈）
  4.4  有限状态机（FSM）设计
    4.4.1  一般状态机的设计
    4.4.2  状态值编码方式
    4.4.3  剩余状态与容错技术
  4.5  常用接口电路设计
    4.5.1  常用显示接口电路设计
    4.5.2  常用键盘接口电路设计
    4.5.3  常用AD转换接口电路设计
    4.5.4  MCS-51单片机与FPGA/CPLD总线接口逻辑设计
  习题
第5章  系统设计
  5.1  系统层次化设计
    5.1.1  系统层次化设计思路简介
    5.1.2  利用VHDL语言实现系统层次化设计
    5.1.3  利用图形输入法和VHDL语言混合输入实现系统层次化设计
    5.1.4  系统层次化设计应用举例
  5.2  应用系统设计举例
    5.2.1  多功能数字钟设计
    5.2.2  数据采集系统设计
  5.3  SOPC技术简介
    5.3.1  SOPC简介
    5.3.2  IP模块
  习题
第6章  仿真与实现
  6.1  仿  真
    6.1.1  仿真方法
    6.1.2  测试（平台）程序的设计方法
    6.1.3  仿真输入信息的产生
    6.1.4  仿真结果的处理
  6.2  逻辑综合
    6.2.1  约束条件
    6.2.2  工艺库
    6.2.3  逻辑综合的基本步骤
  6.3  设计实现
    6.3.1  设计实现载体
    6.3.2  设计实现过程
    6.3.3  设计实现与逻辑综合的关系
  6.4  优化设计
    6.4.1  算法优化
    6.4.2  代码优化
    6.4.3  综合过程中的优化
    6.4.4  其他设计技巧
  习题
第二篇  实践篇
第7章  Xilinx软件基本操作
  7.1  Xilinx软件流程
    7.1.1  Xilinx软件介绍
    7.1.2  软件流程
    7.1.3  原理图输入方式
  7.2  IP核的应用
  7.3  时序约束与时序分析初步
    7.3.1  时序分析
    7.3.2  时序约束
    7.3.3  时序约束的实施
    7.3.4  时序分析报告
第8章  VHDL设计实验
  8.1  Xilinx ISE14.1软件的基本应用实验
    8.1.1  ISE软件的基本应用
    8.1.2  实验要求
  8.2  基础实验
    8.2.1  编码器
    8.2.2  七段数码管显示译码
    8.2.3  移位寄存器
    8.2.4  计数器
    8.2.5  售货机
    8.2.6  交通灯控制器
  8.3  综合实验
    8.3.1  多功能数字钟实验
    8.3.2  乘法器实验
  8.4  设计型实验
    8.4.1  智力竞赛抢答器设计
    8.4.2  电子琴设计
    8.4.3  电子乒乓球游戏系统
    8.4.4  数字密码锁设计
    8.4.5  数据采集与检测系统
    8.4.6  任意波形发生器设计
    8.4.7  量程自动转换的数字式频率计
    8.4.8  电梯自动控制器
    8.4.9  8×8点阵汉字显示综合实验
    8.4.10  FIR滤波器的设计
第9章  FPGA硬件电路设计
  9.1  FPGA硬件系统组成
    9.1.1  FPGA硬件系统
    9.1.2  FPGA引脚
  9.2  电源电路
    9.2.1  FPGA电源指标要求
    9.2.2  电源解决方案 
    9.2.3  FPGA系统板电源设计实例 
  9.3  FPGA  配置电路
    9.3.1  Xilinx  FPGA配置概述 
    9.3.2  FPGA的常用配置电路
  9.4  存储器接口电路设计
    9.4.1  高速SDRAM存储器
    9.4.2  异步SRAM（ASRAM）存储器
    9.4.3  Flash存储器
    9.4.4  DDR2存储器
  9.5  人机界面电路设计
    9.5.1  PS2键盘/鼠标接口
    9.5.2  按键与开关
    9.5.3  显示接口
  9.6  处理器的接口设计
    9.6.1  串行接口
    9.6.2  并行接口
  9.7  时钟和复位电路
    9.7.1  时钟电路
    9.7.2  复位电路
附录A  Quartus Ⅱ 9.0简明教程
附录B  基础实验程序
参考文献