模拟电路版图的艺术（第二版）

作者具有渊博的集成电路版图设计知识和丰富的实践经验；
模拟电路版图设计方面少有的经典之作。 

本书以实用和权威性的观点全面论述了模拟集成电路版图设计中所涉及的各种问题及目前的研究成果。书中介绍了半导体器件物理与工艺、失效机理等内容；基于模拟集成电路设计所采用的三种基本工艺：标准双极工艺、多晶硅栅CMOS工艺和模拟BiCMOS工艺；重点探讨了无源器件的设计与匹配性问题，二极管设计，双极型晶体管和场效应晶体管的设计与应用，以及某些专门领域的内容，包括器件合并、保护环、焊盘制作、单层连接、ESD结构等。*后介绍了有关芯片版图的布局布线知识。

Alan Hastings， 美国TI（德州仪器）教授级工程师，具有渊博的集成电路版图设计知识和丰富的实践经验。
张为，博士，天津大学微电子学院教授，博士生导师。研究方向包括数字信号处理VLSI与通信系统，射频集成电路设计，图像分析与模式识别。

目 录

第1章 器件物理 1
1.1 半导体 1
1.1.1 产生与复合 3
1.1.2 非本征（杂质）半导体 5
1.1.3 扩散和漂移 7
1.2 PN结 9
1.2.1 耗尽区 9
1.2.2 PN结二极管 11
1.2.3 肖特基二极管 13
1.2.4 齐纳二极管 14
1.2.5 欧姆接触 15
1.3 双极型晶体管 16
1.3.1 Beta 18
1.3.2 I-V特性 19
1.4 MOS晶体管 20
1.4.1 阈值电压 22
1.4.2 I-V特性 23
1.5 JFET晶体管 25
1.6 小结 27
1.7 习题 28
第2章 半导体制造 30
2.1 硅制造 30
2.1.1 晶体生长 30
2.1.2 晶圆制造 31
2.1.3 硅的晶体结构 32
2.2 光刻技术 33
2.2.1 光刻胶 33
2.2.2 光掩模和掩模版 34
2.2.3 光刻 35
2.3 氧化物生长和去除 35
2.3.1 氧化物生长和淀积 35
2.3.2 氧化物去除 37
2.3.3 氧化物生长和去除的其他
效应 38
2.3.4 硅的局部氧化（LOCOS） 40
2.4 扩散和离子注入 41
2.4.1 扩散 42
2.4.2 扩散的其他效应 43
2.4.3 离子注入 45
2.5 硅淀积和刻蚀 46
2.5.1 外延 47
2.5.2 多晶硅淀积 48
2.5.3 介质隔离 49
2.6 金属化 51
2.6.1 铝淀积及去除 52
2.6.2 难熔阻挡金属 53
2.6.3 硅化 55
2.6.4 夹层氧化物、夹层氮化物和
保护层 56
2.6.5 铜金属化 58
2.7 组装 60
2.7.1 安装与键合 61
2.7.2 封装 63
2.8 小结 64
2.9 习题 64
第3章 典型工艺 66
3.1 标准双极工艺 66
3.1.1 本征特性 66
3.1.2 制造顺序 67
3.1.3 可用器件 71
3.1.4 工艺扩展 77
3.2 多晶硅栅CMOS工艺 80
3.2.1 本质特征 81
3.2.2 制造顺序 81
3.2.3 可用器件 87
3.2.4 工艺扩展 92
3.3 模拟BiCMOS 96
3.3.1 本质特征 96
3.3.2 制造顺序 97
3.3.3 可用器件 102
3.3.4 工艺扩展 106
3.4 小结 110
3.5 习题 110
第4章 失效机制 113
4.1 电过应力 113
4.1.1 静电漏放（ESD） 113
4.1.2 电迁徙 115
4.1.3 介质击穿 117
4.1.4 天线效应 119
4.2 玷污 121
4.2.1 干法腐蚀 122
4.2.2 可动离子玷污 123
4.3 表面效应 125
4.3.1 热载流子注入 125
4.3.2 齐纳蠕变 128
4.3.3 雪崩诱发β衰减 130
4.3.4 负偏置温度不稳定性 131
4.3.5 寄生沟道和电荷分散 132
4.4 寄生效应 139
4.4.1 衬底去偏置 140
4.4.2 少子注入 143
4.4.3 衬底效应 153
4.5 小结 154
4.6 习题 155
第5章 电阻 157
5.1 电阻率和方块电阻（薄层
电阻） 157
5.2 电阻版图 159
5.3 电阻变化 162
5.3.1 工艺变化 162
5.3.2 温度变化 163
5.3.3 非线性 164
5.3.4 接触电阻 166
5.4 电阻的寄生效应 167
5.5 不同电阻类型的比较 170
5.5.1 基区电阻 170
5.5.2 发射区电阻 171
5.5.3 基区埋层电阻 172
5.5.4 高值薄层电阻 172
5.5.5 外延埋层电阻 175
5.5.6 金属电阻 176
5.5.7 多晶硅电阻 177
5.5.8 NSD和PSD电阻 179
5.5.9 N阱电阻 180
5.5.10 薄膜电阻 181
5.6 调整电阻阻值 182
5.6.1 调节电阻（Tweaking Resistor） 182
5.6.2 微调电阻 184
5.7 小结 191
5.8 习题 191
第6章 电容和电感 193
6.1 电容 193
6.1.1 电容的变化 198
6.1.2 电容的寄生效应 201
6.1.3 电容比较 202
6.2 电感 210
6.2.1 电感寄生效应 212
6.2.2 电感的制作 214
6.3 小结 215
6.4 习题 216
第7章 电阻和电容的匹配 218
7.1 失配的测量 218
7.2 失配的原因 220
7.2.1 随机变化 220
7.2.2 工艺偏差 223
7.2.3 互连寄生 224
7.2.4 版图移位 225
7.2.5 刻蚀速率的变化 227
7.2.6 光刻效应 229
7.2.7 扩散相互作用 230
7.2.8 氢化 231
7.2.9 机械应力和封装漂移 232
7.2.10 应力梯度 234
7.2.11 温度梯度和热电效应 242
7.2.12 静电影响 246
7.3 器件匹配规则 253
7.3.1 电阻匹配规则 253
7.3.2 电容匹配规则 256
7.4 小结 259
7.5 习题 259
第8章 双极型晶体管 262
8.1 双极型晶体管的工作原理 262
8.1.1 β值下降 263
8.1.2 雪崩击穿 264
8.1.3 热击穿和二次击穿 265
8.1.4 NPN晶体管的饱和状态 267
8.1.5 寄生PNP管的饱和态 270
8.1.6 双极晶体管的寄生效应 272
8.2 标准双极型小信号晶体管 274
8.2.1 标准双极型NPN晶体管 274
8.2.2 标准双极工艺衬底PNP
晶体管 279
8.2.3 标准双极型横向PNP
晶体管 282
8.2.4 高电压双极型晶体管 289
8.2.5 超β（Super-Beta）NPN
晶体管 291
8.3 CMOS和BiCMOS工艺小信号
双极型晶体管 292
8.3.1 CMOS工艺PNP晶体管 292
8.3.2 浅阱（Shallow-Well）
晶体管 295
8.3.3 模拟BiCMOS双极型
晶体管 297
8.3.4 高速双极型晶体管 299
8.3.5 多晶硅发射极晶体管 301
8.3.6 氧化隔离（Oxide-Isolated）
晶体管 302
8.3.7 锗硅晶体管 305
8.4 小结 306
8.5 习题 307
第9章 双极型晶体管的应用 309
9.1 功率双极型晶体管 309
9.1.1 NPN功率晶体管的失效
机理 310
9.1.2 功率NPN晶体管的版图 316
9.1.3 PNP功率晶体管 323
9.1.4 饱和检测与限制 324
9.2 双极型晶体管匹配 327
9.2.1 随机变化 328
9.2.2 发射区简并 330
9.2.3 NBL阴影 331
9.2.4 热梯度 332
9.2.5 应力梯度 336
9.2.6 填充物诱生应力 327
9.2.7 系统失配的其他因素 339
9.3 双极型晶体管匹配设计规则 340
9.3.1 纵向晶体管匹配规则 340
9.3.2 横向晶体管匹配规则 343
9.4 小结 345
9.5 习题 345
第10章 二极管 349
10.1 标准双极工艺二极管 349
10.1.1 二极管连接形式的
晶体管 349
10.1.2 齐纳二极管 351
10.1.3 肖特基二极管 357
10.1.4 功率二极管 361
10.2 CMOS和BiCMOS工艺
二极管 363
10.2.1 CMOS结型二极管 363
10.2.2 CMOS和BiCMOS肖特基
二极管 364
10.3 匹配二极管 365
10.3.1 匹配PN结二极管 365
10.3.2 匹配齐纳二极管 367
10.3.3 匹配肖特基二极管 368
10.4 小结 368
10.5 习题 368
第11章 场效应晶体管 370
11.1 MOS晶体管的工作原理 371
11.1.1 MOS晶体管建模 371
11.1.2 晶体管的寄生参数 376
11.2 构造CMOS晶体管 384
11.2.1 绘制MOS晶体管版图 384
11.2.2 N阱和P阱工艺 386
11.2.3 沟道终止注入 389
11.2.4 阈值调整注入 390
11.2.5 按比例缩小晶体管 392
11.2.6 不同的结构 395
11.2.7 背栅接触 399
11.3 浮栅晶体管 402
11.3.1 浮栅晶体管的工作原理 403
11.3.2 单层多晶硅EEPROM
存储器 406
11.4 JFET晶体管 408
11.4.1 JFET建模 408
11.4.2 JFET的版图 409
11.5 小结 412
11.6 习题 412
第12章 MOS晶体管的应用 415
12.1 扩展电压晶体管 415
12.1.1 LDD和DDD晶体管 416
12.1.2 扩展漏区晶体管 419
12.1.3 多层栅氧化（multiple
gate oxide） 421
12.2 功率MOS晶体管 423
12.2.1 MOS安全工作区 424
12.2.2 常规MOS功率晶体管 428
12.2.3 DMOS晶体管 435
12.3 MOS晶体管的匹配 440
12.3.1 几何效应 441
12.3.2 扩散和刻蚀效应 444
12.3.3 氢化作用 447
12.3.4 热效应和应力效应 449
12.3.5 MOS晶体管的共质心
布局 450
12.4 MOS晶体管的匹配规则 454
12.5 小结 457
12.6 习题 457
第13章 一些专题 460
13.1 合并器件 460
13.1.1 有缺陷的器件合并 461
13.1.2 成功的器件合并 464
13.1.3 低风险合并 466
13.1.4 中度风险合并器件 467
13.1.5 设计新型合并器件 468
13.1.6 模拟BiCMOS中合并器件
的作用 469
13.2 保护环 469
13.2.1 标准双极电子保护环 470
13.2.2 标准双极空穴保护环 471
13.2.3 CMOS和BiCMOS设计中
的保护环 472
13.3 单层互连 474
13.3.1 预布版和棒图 474
13.3.2 交叉布线技术 476
13.3.3 隧道的类型 477
13.4 构建焊盘环 479
13.4.1 划片线与对准标记 479
13.4.2 焊盘、微调焊盘和测试
焊盘 480
13.5 ESD结构 483
13.5.1 齐纳箝位 484
13.5.2 两级齐纳箝位 485
13.5.3 缓冲齐纳箝位 487
13.5.4 VCES箝位 488
13.5.5 VECS箝位 489
13.5.6 反向并联二极管箝位 490
13.5.7 栅接地NMOS箝位 490
13.5.8 CDM箝位 492
13.5.9 横向SCR箝位 493
13.5.10 选择ESD结构 494
13.6 习题 496
第14章 组装管芯 500
14.1 规划管芯 500
14.1.1 单元面积估算 500
14.1.2 管芯面积估算 503
14.1.3 总利润率 505
14.2 布局 506
14.3 顶层互连 511
14.3.1 通道布线原理 511
14.3.2 特殊布线技术 513
14.3.3 电迁徙 517
14.3.4 减小应力效应 519
14.4 小结 520
14.5 习题 520
附录A 缩写词汇表 523
附录B 立方晶体的米勒指数 527
附录C 版图规则实例 529
附录D 数学推导 536
附录E 版图编辑软件的出处 541

译  者  序
集成电路已进入深亚微米和SoC时代。作为设计与制造的纽带，版图的地位至关重要。在各类集成电路中，模拟集成电路由于对器件特性的依赖性更强，所以其性能更大程度地受到版图因素的影响。正如作者所述，模拟版图设计更像是从事艺术创作而不仅是研究一门科学。
本书是模拟集成电路版图设计领域的一部力作，自版正式出版以来一直受到广大读者的普遍欢迎，这也是促成第二版和中译本出现的主要原因。作者Alan Hastings是业界权威，在版图设计领域享有崇高的声望。本书结构合理、内容丰富、特色鲜明，读者无须掌握过多的器件物理和半导体工艺知识即可对模拟集成电路版图设计的理论和方法有完整而深刻的认识。书中大量的实例和习题有助于动手和实践能力的培养。
进入21世纪以后，中国集成电路产业如雨后春笋般迅猛发展，集成电路各个环节的人才炙手可热。引进这样一部权威著作，无疑会对国内培养更多高水平模拟集成电路版图设计人才起到促进作用。原书作者也对第二版中译本的出现表示出极大关注。
本书由张为组织翻译，其中闫珍珍负责第1章和第2章的翻译工作；郝瑜霞负责第3章和第4章的翻译工作；吕波负责第5章的翻译工作；菅端端负责第6章的翻译工作；杨宇负责第7章的翻译工作；周永奇负责第8章和第9章的翻译工作；卜尔龙负责第10章和附录的翻译工作；冯煜晶负责第11章和第12章的翻译工作；李建恒负责第13章的翻译工作；任彤负责第14章的翻译工作。张为对全书内容进行了审校。此外，本书的翻译得到了天津大学电子信息工程学院领导、教师以及电子工业出版社外版教材事业部的大力支持与帮助。在此，对所有为这本书的出版提供了帮助的人们表示诚挚的感谢！
需要指出的是，有关集成电路版图和工艺的词汇及其译法尚无统一标准，特别是有关版图设计规则的内容，建议读者首先阅读附录C，利用图例帮助理解，然后再开始正文的学习。由于译审者水平有限，译文中难免有不妥乃至错误之处，敬请读者不吝指正。
 
第二版前言
我初撰写《模拟电路版图的艺术》一书的文稿时是用于一系列讲座的。很多人鼓励我将其出版。刚开始我有点犹豫，因为我认为读者非常有限。出版之后证明了我的担心是多余的。令我惊讶的是，《模拟电路版图的艺术》居然被翻译成了中文！
过去的几年时间提醒我版存在的局限性，并且促成了这次全面的修订。本书的每一章都经过了检查和校正，并且还加入了很多新内容和约50个新的图例。第二版介绍的新内容包括：
?  先进金属化系统
?  介质隔离
?  MOS晶体管的失效机制
?  集成电感
?  MOS安全工作区
?  非易失性存储器
在准备本书第二版期间，我从德州仪器的同事身上汲取了大量的经验和智慧。同时我还不断参阅IEEE Xplore网站的可用资源，尤其是IEEE Journal of Electron Devices上的文献。我要向所有帮助我理解或纠正了我很多错误的人们表示感谢。如此长时间、大强度的工作虽然无法使每件事都做到完美，但是第二版确实比版有了很大的进步。

Alan Hastings  
 
版前言
集成电路只有在高倍放大下才会展露其真实面目。无论是覆盖在表面的错综复杂的微细连线，还是其下方同样复杂的掺杂硅结构，所有这些都是依据一套称为版图的设计图制作而成的。模拟和混合信号集成电路版图设计难以自动实现。每个多边形的形状及位置都要求对器件物理原理、半导体制造和电路理论有深入的理解。尽管已有30年的研究，然而很多内容仍不确定。有些信息隐藏在晦涩的期刊文献以及未发表的手稿当中。本书以专题的形式将这些信息进行了汇总，主要目的是提供给从事版图设计的人员使用，对于希望更好地理解电路与版图关系的电路设计者也很有价值。
本书针对的是广泛的读者群，其中一些人对高等数学和固体物理仅有有限的了解。书中的数学内容很少，而将重点放在区分所有变量以及采用容易理解的单位上。读者只需掌握基础代数和初步的电子学知识即可。书中许多习题以读者可以使用版图编辑软件为前提，但是不具备这些资源的读者仍然可以借助纸和笔完成大量的习题。
全书总共包括14章和5个附录。前两章概述了器件物理和半导体工艺。这两章中没有数学推导，而是将重点放在简单的口语化解释及可视模型上。第3章介绍了3种基本工艺：标准双极工艺、硅栅CMOS工艺以及模拟BiCMOS工艺。讲述的重点是剖面图以及剖面图与实例器件传统版图视图的对应关系。第4章涵盖的内容是常见失效机制，重点是版图在确定可靠性中的作用。第5章和第6章介绍了电阻和电容的版图。第7章以电阻和电容为例介绍了匹配原则。第8章至第10章介绍了双极型器件的版图，而第11章和第12章介绍的是场效应晶体管的版图和匹配。第13章和第14章阐述了多个前沿问题，包括器件合并、保护环、ESD保护结构以及布局规划。附录中包括缩写词汇表、有关米勒指数的讨论、用于完成习题的版图规则范例以及书中所用公式的推导等内容。

Alan Hastings   
致    谢
本书包含的信息是通过许多学者、工程师及技术人员的辛苦工作搜集而得的，但其中肯定还会由于许多人士的工作内容尚未发表，所以未能向他们表示感谢。我尽其所能参考了大量的基本发现和原理，但是在很多情况下却无法确定它们的出处。
我要向提供大量建议的TI同事表示感谢。尤其要感谢Ken Bell，Walter Bucksch，Taylor Efland，Lou Hutter，Clif Jones，Alec Morton，Jeff Smith，Fred Trafton和Joe Trogolo，他们为本书提供了非常重要的信息。同时还要感谢Bob Borden，Nicolas Salamina和Ming Chiang对我的鼓励，否则本书根本无法完成。