描述
包 装: 平塑勒是否套装: 否国际标准书号ISBN: 9787121494017
内容简介
紫光同创FPGA凭借其高性能、低功耗和良好的可编程性等优势，在通信、工业控制、汽车电子等领域得到了广泛的应用。本书以紫光同创Logos2系列FPGA为例，从多个维度介绍紫光同创FPGA的开发技术，主要内容包括FPGA产品及厂商介绍、紫光同创FPGA产品介绍、Logos2系列FPGA的单板硬件设计方法、Logos2系列FPGA的可编程逻辑阵列、Logos2系列FPGA的配置模块、PDS软件应用说明、Logos2系列FPGA的接口应用方法、典型应用及实战案例。
目 录
目 录
第1章 FPGA产品及厂商介绍 1
1.1 FPGA产品介绍 1
1.2 FPGA市场及应用 2
1.3 FPGA主要厂商介绍 4
第2章 紫光同创FPGA产品介绍 7
2.1 紫光同创FPGA产品系列 7
2.2 紫光同创FPGA应用开发流程（Quick Start） 10
2.2.1 新建工程 10
2.2.2 添加设计文件 15
2.2.3 编译 15
2.2.4 工程约束 16
2.2.5 综合 17
2.2.6 设备映射 17
2.2.7 布局布线 17
2.2.8 生成位流文件 17
2.2.9 下载位流文件并将其固化到外部Flash 18
第3章 Logos2系列FPGA的单板硬件设计方法 21
3.1 电源设计说明 21
3.1.1 器件推荐工作电压 21
3.1.2 上、下电顺序要求 21
3.1.3 电容参数要求 22
3.1.4 电源设计的其他要求 23
3.2 时钟设计说明 23
3.2.1 时钟引脚说明 23
3.2.2 时钟设计的其他要求 24
3.3 配置设计说明 24
3.4 HSSTLP设计说明 24
3.4.1 HSSTLP的引脚说明 24
3.4.2 HSSTLP的硬核推荐工作电压 25
3.4.3 HSSTLP电源滤波电容要求 25
3.4.4 HSSTLP设计的其他要求 26
3.5 LVDS设计说明 26
3.6 DDR3设计说明 26
3.6.1 原理图设计说明 26
3.6.2 PCB设计说明 27
3.7 其他特别引脚说明 28
3.8 MES2L676-100HP开发板说明 28
3.8.1 MES2L676-100HP开发板简介 28
3.8.2 MES2L676-100HP开发板的硬件设计说明 29
第4章 Logos2系列FPGA的可编程逻辑阵列 33
4.1 Logos2系列FPGA的可配置逻辑模块 33
4.1.1 CLM结构及硬件特性介绍 33
4.1.2 CLM的工作模式及调用方法 35
4.1.3 CLM的常见问题解答 36
4.2 Logos2系列FPGA的专用RAM模块（DRM） 37
4.2.1 DRM结构及硬件特性介绍 37
4.2.2 DRM的工作模式及调用方法 38
4.2.3 DRM常见问题解答 41
4.3 Logos2系列FPGA的算术处理单元（APM） 42
4.3.1 APM结构及硬件特性介绍 42
4.3.2 APM的工作模式介绍 44
4.3.3 APM常见问题解答 48
4.4 Logos2系列FPGA的时钟资源 48
4.4.1 时钟资源介绍 48
4.4.2 时钟资源调用方法 53
4.4.3 时钟资源使用实战与常见问题 55
4.5 Logos2系列FPGA的输入输出 56
4.5.1 输入输出（IOB）的结构及硬件特性 56
4.5.2 基于IOB的ISREDES和OSREDES 60
4.5.3 IOB的常见问题 61
4.6 Logos2系列FPGA的模数转换模块 61
4.6.1 模数转换模块的结构及硬件特性介绍 62
4.6.2 模数转换模块的调用方法与实战 63
4.6.3 模数转换模块的常见问题 65
4.7 Logos2系列FPGA的可编程逻辑阵列实验 65
4.7.1 实现基于CLM的分布式RAM 65
4.7.2 实现基于DRAM的单端口RAM 66
4.7.3 基于APM的DSP_mult模块实现乘法运算 66
4.7.4 基于APM的DSP_mult_as_cas模块实现乘累加运算 67
4.7.5 基于PLL动态调整HDMI_PLL 68
4.7.6 基于ADC硬核读取内部电压及温度 68
第5章 Logos2系列FPGA的配置模块 69
5.1 配置模式详解 69
5.1.1 概述 69
5.1.2 配置模式描述 70
5.2 PCIe快速加载 81
5.2.1 概述 81
5.2.2 功能描述 81
5.2.3 第一区域位流加载时间说明 81
5.3 远程升级 82
5.3.1 概述 82
5.3.2 远程升级方案 82
5.4 设计保护 85
5.4.1 位流加密 85
5.4.2 回读保护 86
5.4.3 位流认证 86
5.4.4 DPA保护 87
5.4.5 用户标识符 88
5.4.6 JTAG接口安全管理 88
5.4.7 eFUSE 88
5.5 MES2L676-100HP开发板配置案例 89
5.5.1 基于MES2L676-100HP开发板的远程升级案例 89
5.6.2 基于MES2L676-100HP开发板的设计保护案例 95
第6章 PDS软件应用说明 101
6.1 PDS软件使用说明 101
6.1.1 PDS软件的工程开发流程 101
6.1.2 PDS软件的插件工具 102
6.2 软件约束 103
6.2.1 时序约束 103
6.2.2 IO引脚约束 104
6.2.3 物理约束 104
6.2.4 属性设置 104
6.3 工程设置 105
6.3.1 编译设置 106
6.3.2 综合设置 106
6.3.3 设备映射设置 107
6.3.4 布局布线设置 109
6.3.5 时序报告设置 114
6.4 工程报告分析 115
6.4.1 综合报告分析 115
6.4.2 设备映射报告分析 116
6.4.3 布局布线报告分析 117
6.5 工程策略实践 118
6.5.1 综合优化处理策略 118
6.5.2 时钟规划问题的处理策略 120
6.5.3 布局问题的处理策略 121
6.5.4 布线问题的处理策略 123
6.5.5 设计建议 125
6.6 PDS软件的位流生成和配置说明 129
6.6.1 PDS软件的位流生成 129
6.6.2 PDS软件配置说明 130
6.7 PDS软件的在线调试工具 132
6.7.1 Inserter和Debugger工具说明 132
6.7.2 在线调试指南 133
6.8 PDS的时序约束实例 134
6.8.1 时序约束的种类 134
6.8.2 时序例外约束 135
第7章 Logos2系列FPGA的接口应用方法 139
7.1 LVDS应用方法 139
7.1.1 LVDS IP应用 139
7.1.2 LVDS应用案例 140
7.2 DDR3应用方法 144
7.2.1 DDR3 IP应用 144
7.2.2 DDR3应用案例 146
7.3 HSST应用方法 151
7.3.1 HSST IP应用 151
7.3.2 HSST IP的应用案例 157
7.4 以太网应用方法 164
7.4.1 SGMII over LVDS IP的应用 164
7.4.2 SGMII 1GbE IP的应用 166
7.4.3 QSGMII IP的应用 167
7.4.4 XAUI IP的应用 168
7.4.5 TSMAC IP的应用 169
7.4.6 TSMAC IP的应用案例 170
7.5 PCIe应用方法 173
7.5.1 PCIe IP应用 173
7.5.2 PCIe IP的应用案例 177
第8章 典型应用及实战案例 181
8.1 Logos2系列FPGA典型应用 181
8.1.1 硬件控制管理应用 181
8.1.2 视频图像处理应用 183
8.1.3 无线微波应用 184
8.1.4 有线光网络家庭网关的应用 186
8.2 实战案例 187
8.2.1 PCIE挂机断链分析 187
8.2.2 CPLD调试总结 194
附录A 名词术语解释 202
第1章 FPGA产品及厂商介绍 1
1.1 FPGA产品介绍 1
1.2 FPGA市场及应用 2
1.3 FPGA主要厂商介绍 4
第2章 紫光同创FPGA产品介绍 7
2.1 紫光同创FPGA产品系列 7
2.2 紫光同创FPGA应用开发流程（Quick Start） 10
2.2.1 新建工程 10
2.2.2 添加设计文件 15
2.2.3 编译 15
2.2.4 工程约束 16
2.2.5 综合 17
2.2.6 设备映射 17
2.2.7 布局布线 17
2.2.8 生成位流文件 17
2.2.9 下载位流文件并将其固化到外部Flash 18
第3章 Logos2系列FPGA的单板硬件设计方法 21
3.1 电源设计说明 21
3.1.1 器件推荐工作电压 21
3.1.2 上、下电顺序要求 21
3.1.3 电容参数要求 22
3.1.4 电源设计的其他要求 23
3.2 时钟设计说明 23
3.2.1 时钟引脚说明 23
3.2.2 时钟设计的其他要求 24
3.3 配置设计说明 24
3.4 HSSTLP设计说明 24
3.4.1 HSSTLP的引脚说明 24
3.4.2 HSSTLP的硬核推荐工作电压 25
3.4.3 HSSTLP电源滤波电容要求 25
3.4.4 HSSTLP设计的其他要求 26
3.5 LVDS设计说明 26
3.6 DDR3设计说明 26
3.6.1 原理图设计说明 26
3.6.2 PCB设计说明 27
3.7 其他特别引脚说明 28
3.8 MES2L676-100HP开发板说明 28
3.8.1 MES2L676-100HP开发板简介 28
3.8.2 MES2L676-100HP开发板的硬件设计说明 29
第4章 Logos2系列FPGA的可编程逻辑阵列 33
4.1 Logos2系列FPGA的可配置逻辑模块 33
4.1.1 CLM结构及硬件特性介绍 33
4.1.2 CLM的工作模式及调用方法 35
4.1.3 CLM的常见问题解答 36
4.2 Logos2系列FPGA的专用RAM模块（DRM） 37
4.2.1 DRM结构及硬件特性介绍 37
4.2.2 DRM的工作模式及调用方法 38
4.2.3 DRM常见问题解答 41
4.3 Logos2系列FPGA的算术处理单元（APM） 42
4.3.1 APM结构及硬件特性介绍 42
4.3.2 APM的工作模式介绍 44
4.3.3 APM常见问题解答 48
4.4 Logos2系列FPGA的时钟资源 48
4.4.1 时钟资源介绍 48
4.4.2 时钟资源调用方法 53
4.4.3 时钟资源使用实战与常见问题 55
4.5 Logos2系列FPGA的输入输出 56
4.5.1 输入输出（IOB）的结构及硬件特性 56
4.5.2 基于IOB的ISREDES和OSREDES 60
4.5.3 IOB的常见问题 61
4.6 Logos2系列FPGA的模数转换模块 61
4.6.1 模数转换模块的结构及硬件特性介绍 62
4.6.2 模数转换模块的调用方法与实战 63
4.6.3 模数转换模块的常见问题 65
4.7 Logos2系列FPGA的可编程逻辑阵列实验 65
4.7.1 实现基于CLM的分布式RAM 65
4.7.2 实现基于DRAM的单端口RAM 66
4.7.3 基于APM的DSP_mult模块实现乘法运算 66
4.7.4 基于APM的DSP_mult_as_cas模块实现乘累加运算 67
4.7.5 基于PLL动态调整HDMI_PLL 68
4.7.6 基于ADC硬核读取内部电压及温度 68
第5章 Logos2系列FPGA的配置模块 69
5.1 配置模式详解 69
5.1.1 概述 69
5.1.2 配置模式描述 70
5.2 PCIe快速加载 81
5.2.1 概述 81
5.2.2 功能描述 81
5.2.3 第一区域位流加载时间说明 81
5.3 远程升级 82
5.3.1 概述 82
5.3.2 远程升级方案 82
5.4 设计保护 85
5.4.1 位流加密 85
5.4.2 回读保护 86
5.4.3 位流认证 86
5.4.4 DPA保护 87
5.4.5 用户标识符 88
5.4.6 JTAG接口安全管理 88
5.4.7 eFUSE 88
5.5 MES2L676-100HP开发板配置案例 89
5.5.1 基于MES2L676-100HP开发板的远程升级案例 89
5.6.2 基于MES2L676-100HP开发板的设计保护案例 95
第6章 PDS软件应用说明 101
6.1 PDS软件使用说明 101
6.1.1 PDS软件的工程开发流程 101
6.1.2 PDS软件的插件工具 102
6.2 软件约束 103
6.2.1 时序约束 103
6.2.2 IO引脚约束 104
6.2.3 物理约束 104
6.2.4 属性设置 104
6.3 工程设置 105
6.3.1 编译设置 106
6.3.2 综合设置 106
6.3.3 设备映射设置 107
6.3.4 布局布线设置 109
6.3.5 时序报告设置 114
6.4 工程报告分析 115
6.4.1 综合报告分析 115
6.4.2 设备映射报告分析 116
6.4.3 布局布线报告分析 117
6.5 工程策略实践 118
6.5.1 综合优化处理策略 118
6.5.2 时钟规划问题的处理策略 120
6.5.3 布局问题的处理策略 121
6.5.4 布线问题的处理策略 123
6.5.5 设计建议 125
6.6 PDS软件的位流生成和配置说明 129
6.6.1 PDS软件的位流生成 129
6.6.2 PDS软件配置说明 130
6.7 PDS软件的在线调试工具 132
6.7.1 Inserter和Debugger工具说明 132
6.7.2 在线调试指南 133
6.8 PDS的时序约束实例 134
6.8.1 时序约束的种类 134
6.8.2 时序例外约束 135
第7章 Logos2系列FPGA的接口应用方法 139
7.1 LVDS应用方法 139
7.1.1 LVDS IP应用 139
7.1.2 LVDS应用案例 140
7.2 DDR3应用方法 144
7.2.1 DDR3 IP应用 144
7.2.2 DDR3应用案例 146
7.3 HSST应用方法 151
7.3.1 HSST IP应用 151
7.3.2 HSST IP的应用案例 157
7.4 以太网应用方法 164
7.4.1 SGMII over LVDS IP的应用 164
7.4.2 SGMII 1GbE IP的应用 166
7.4.3 QSGMII IP的应用 167
7.4.4 XAUI IP的应用 168
7.4.5 TSMAC IP的应用 169
7.4.6 TSMAC IP的应用案例 170
7.5 PCIe应用方法 173
7.5.1 PCIe IP应用 173
7.5.2 PCIe IP的应用案例 177
第8章 典型应用及实战案例 181
8.1 Logos2系列FPGA典型应用 181
8.1.1 硬件控制管理应用 181
8.1.2 视频图像处理应用 183
8.1.3 无线微波应用 184
8.1.4 有线光网络家庭网关的应用 186
8.2 实战案例 187
8.2.1 PCIE挂机断链分析 187
8.2.2 CPLD调试总结 194
附录A 名词术语解释 202
评论
还没有评论。