描述
开 本: 16开纸 张: 胶版纸包 装: 平装是否套装: 否国际标准书号ISBN: 9787121238260丛书名: 全国高等职业教育规划教材·精品与示范系列
内容简介
本书在第1版得到广大院校老师认可与选用的基础上,按照*的职业教育教学改革要求,结合近几年的课程改革成果,以及作者多年的校企合作经验进行修订编写。全书以工作任务为导向,系统地介绍数字系统设计开发环境、可编程逻辑器件的结构和开发工具软件、Verilog HDL语言及其应用、组合逻辑电路设计、时序逻辑电路设计、数字系统的验证、数字系统设计实践等。
全书共安排了24个工作任务,由工作任务入手,引入相关的知识点,通过技能训练引出相关概念、设计技巧,体现做中学、学中练的教学思路与职业教育特色。
本书配有电子教学课件、习题参考答案、Verilog HDL代码文件和精品课网站,详见前言。
全书共安排了24个工作任务,由工作任务入手,引入相关的知识点,通过技能训练引出相关概念、设计技巧,体现做中学、学中练的教学思路与职业教育特色。
本书配有电子教学课件、习题参考答案、Verilog HDL代码文件和精品课网站,详见前言。
目 录
第1章 认识数字系统设计开发环境
教学导航
任务1 基于原理图实现的基本门电路设计
1.1 Quartus Ⅱ集成开发环境
1.1.1 认识Quartus Ⅱ集成开发环境
1.1.2 Quartus Ⅱ集成开发环境的设计流程
1.1.3 常用可编程逻辑器件开发环境
任务2 基于原理图实现的2选1数据选择器设计
1.2 可编程逻辑器件
1.2.1 什么是可编程逻辑器件
1.2.2 简单可编程逻辑器件
1.2.3 高密度可编程逻辑器件
1.2.4 可编程逻辑器件主要厂商
1.3 EDA技术
1.3.1 电子系统设计方法
1.3.2 FPGA/CPLD进行电路设计的一般流程
知识梳理与总结
习题1
第2章 Verilog设计基础
教学导航
任务3 基于HDL实现的基本门电路设计
2.1 Verilog模块结构与数字系统设计流程
2.1.1 HDL的概念及特点
2.1.2 Verilog电路模块的一般结构
2.1.3 基于Verilog的系统设计流程
任务4 基于HDL实现的2选1数据选择器设计
2.2 数据类型、常量及变量
2.2.1 标识符
2.2.2 常量
2.2.3 变量及其数据类型
2.3 连续赋值语句及“? :”语句
2.3.1 持续赋值语句
2.3.2 “ ? :”语句
2.4 运算符及表达式
2.4.1 运算符
2.4.2 表达式
任务5 2位二进制数据比较器的设计
2.5 条件语句
2.5.1 if条件语句
2.5.2 case条件语句
2.6 循环语句
2.6.1 for语句
2.6.2 repeat语句
2.6.3 while语句
2.6.4 forever语句
任务6 4选1数据选择器的设计
2.7 Verilog HDL的模块调用
知识梳理与总结
习题2
第3章 组合逻辑电路设计
教学导航
任务7 三人表决器设计
3.1 组合逻辑电路设计基础
3.1.1 组合逻辑电路的定义和基本特征
3.1.2 标准CMOS组合逻辑电路结构
3.1.3 典型组合逻辑电路设计方法
3.2 理解Verilog的并行语句
任务8 一位加法器的设计
3.3 运算部件及其设计方法
3.3.1 加法器
3.3.2 乘法器与除法器
任务9 3-8译码器的设计
3.4 Verilog语言的过程及用法
3.4.1 过程块和过程语句
3.4.2 过程中的阻塞赋值与非阻塞赋值
3.4.3 基于过程块的组合逻辑建模标准
任务10 基于三态门的双向端口设计
3.5 三态门的原理及其应用
3.5.1 三态门电路
3.5.2 三态门电路应用——多路选择器设计
任务11 七段LED数码管显示电路设计
3.6 LED数码管显示电路及其设计方法
3.6.1 LED数码管及其显示电路
3.6.2 动态LED数码管显示电路设计
知识梳理与总结
习题3
第4章 时序逻辑电路设计
教学导航
任务12 上升沿检测电路设计
4.1 时序逻辑电路基本概念
4.1.1 时序逻辑电路设计中的等效模型
4.1.2 触发器的建立时间和保持时间
4.1.3 时序分析基础
4.1.4 同步电路设计规则
任务13 带异步复位/同步置位端的D触发器设计
4.2 D触发器及其设计方法
任务14 计数器设计
4.3 计数器及其设计方法
4.3.1 计数器基本概念
4.3.2 计数器设计方法
任务15 分频器设计
4.4 分频器及其设计方法
4.4.1 2的整数次幂的分频器设计
4.4.2 偶数分频电路设计
4.4.3 占空比为1:16的分频电路设计
4.4.4 奇数分频电路设计
任务16 流水灯设计
4.5 数据寄存器及其设计方法
4.5.1 数据寄存器设计
4.5.2 移位数据寄存器设计
任务17 采用状态机实现序列检测器设计
4.6 状态机及其设计方法
4.6.1 状态机的基本概念
4.6.2 状态机的几种描述方法
知识梳理与总结
习题4
第5章 数字系统的验证
教学导航
任务18 跑表的设计及验证
5.1 Modelsim仿真工具
5.2 使用Modelsim进行功能仿真
5.2.1 Modelsim的运行方式
5.2.2 Modelsim仿真步骤
5.3 Testbench设计方法
5.3.1 Testbench基本结构
5.3.2 简单CPU接口激励产生方式
5.3.3 仿真结果分析
5.3.4 常用产生激励描述方式
5.4 常用的Verilog测试语句
知识梳理与总结
习题5
第6章 数字系统设计实践
任务19 简易数字钟设计
任务20 可编程多彩霓虹灯设计
任务21 小型运算器设计
任务22 多功能密码锁设计
任务23 交通灯控制器设计
任务24 智能赛道计时器设计
任务25 自动售货机设计
教学导航
任务1 基于原理图实现的基本门电路设计
1.1 Quartus Ⅱ集成开发环境
1.1.1 认识Quartus Ⅱ集成开发环境
1.1.2 Quartus Ⅱ集成开发环境的设计流程
1.1.3 常用可编程逻辑器件开发环境
任务2 基于原理图实现的2选1数据选择器设计
1.2 可编程逻辑器件
1.2.1 什么是可编程逻辑器件
1.2.2 简单可编程逻辑器件
1.2.3 高密度可编程逻辑器件
1.2.4 可编程逻辑器件主要厂商
1.3 EDA技术
1.3.1 电子系统设计方法
1.3.2 FPGA/CPLD进行电路设计的一般流程
知识梳理与总结
习题1
第2章 Verilog设计基础
教学导航
任务3 基于HDL实现的基本门电路设计
2.1 Verilog模块结构与数字系统设计流程
2.1.1 HDL的概念及特点
2.1.2 Verilog电路模块的一般结构
2.1.3 基于Verilog的系统设计流程
任务4 基于HDL实现的2选1数据选择器设计
2.2 数据类型、常量及变量
2.2.1 标识符
2.2.2 常量
2.2.3 变量及其数据类型
2.3 连续赋值语句及“? :”语句
2.3.1 持续赋值语句
2.3.2 “ ? :”语句
2.4 运算符及表达式
2.4.1 运算符
2.4.2 表达式
任务5 2位二进制数据比较器的设计
2.5 条件语句
2.5.1 if条件语句
2.5.2 case条件语句
2.6 循环语句
2.6.1 for语句
2.6.2 repeat语句
2.6.3 while语句
2.6.4 forever语句
任务6 4选1数据选择器的设计
2.7 Verilog HDL的模块调用
知识梳理与总结
习题2
第3章 组合逻辑电路设计
教学导航
任务7 三人表决器设计
3.1 组合逻辑电路设计基础
3.1.1 组合逻辑电路的定义和基本特征
3.1.2 标准CMOS组合逻辑电路结构
3.1.3 典型组合逻辑电路设计方法
3.2 理解Verilog的并行语句
任务8 一位加法器的设计
3.3 运算部件及其设计方法
3.3.1 加法器
3.3.2 乘法器与除法器
任务9 3-8译码器的设计
3.4 Verilog语言的过程及用法
3.4.1 过程块和过程语句
3.4.2 过程中的阻塞赋值与非阻塞赋值
3.4.3 基于过程块的组合逻辑建模标准
任务10 基于三态门的双向端口设计
3.5 三态门的原理及其应用
3.5.1 三态门电路
3.5.2 三态门电路应用——多路选择器设计
任务11 七段LED数码管显示电路设计
3.6 LED数码管显示电路及其设计方法
3.6.1 LED数码管及其显示电路
3.6.2 动态LED数码管显示电路设计
知识梳理与总结
习题3
第4章 时序逻辑电路设计
教学导航
任务12 上升沿检测电路设计
4.1 时序逻辑电路基本概念
4.1.1 时序逻辑电路设计中的等效模型
4.1.2 触发器的建立时间和保持时间
4.1.3 时序分析基础
4.1.4 同步电路设计规则
任务13 带异步复位/同步置位端的D触发器设计
4.2 D触发器及其设计方法
任务14 计数器设计
4.3 计数器及其设计方法
4.3.1 计数器基本概念
4.3.2 计数器设计方法
任务15 分频器设计
4.4 分频器及其设计方法
4.4.1 2的整数次幂的分频器设计
4.4.2 偶数分频电路设计
4.4.3 占空比为1:16的分频电路设计
4.4.4 奇数分频电路设计
任务16 流水灯设计
4.5 数据寄存器及其设计方法
4.5.1 数据寄存器设计
4.5.2 移位数据寄存器设计
任务17 采用状态机实现序列检测器设计
4.6 状态机及其设计方法
4.6.1 状态机的基本概念
4.6.2 状态机的几种描述方法
知识梳理与总结
习题4
第5章 数字系统的验证
教学导航
任务18 跑表的设计及验证
5.1 Modelsim仿真工具
5.2 使用Modelsim进行功能仿真
5.2.1 Modelsim的运行方式
5.2.2 Modelsim仿真步骤
5.3 Testbench设计方法
5.3.1 Testbench基本结构
5.3.2 简单CPU接口激励产生方式
5.3.3 仿真结果分析
5.3.4 常用产生激励描述方式
5.4 常用的Verilog测试语句
知识梳理与总结
习题5
第6章 数字系统设计实践
任务19 简易数字钟设计
任务20 可编程多彩霓虹灯设计
任务21 小型运算器设计
任务22 多功能密码锁设计
任务23 交通灯控制器设计
任务24 智能赛道计时器设计
任务25 自动售货机设计
在线试读
随着微电子技术的快速发展,可编程逻辑器件应用技术得到了广泛应用,社会各行业对本专业技术人员的需求数量逐年提高。可编程逻辑器件作为现代电子设计最新技术的结晶,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,由计算机自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作,从而实现电子产品设计的自动化。这一技术极大地提高了电路设计的效率和可靠性,减轻了设计者的劳动强度,加快了当今社会向数字化社会的进程,许多院校根据行业发展需要都开设了这门课程。
深圳职业技术学院可编程逻辑器件应用技术课程组的教师经过多年的教学改革实践与校企合作,于2008年将该课程建设成为国家电子教指委精品课程。结合近几年的课程改革成果,本书基于工作任务进行内容设计,共安排24个工作任务,由工作任务入手,引入相关的知识点,通过技能训练引出相关概念、设计技巧,体现做中学、学中练的教学思路与职业教育特色。实践部分有理论分析,理论部分以实践作为依托,理论与实践融为一体,互相补充,循环深入。
所有任务均采用Verilog HDL语言设计代码实现。目前,电子设计行业常用的两种硬件描述语言是VHDL和Verilog HDL,这两种语言都应用得比较广泛,其中,Verilog HDL的语言规则非常接近C语言,大多数工程师都可以迅速上手,因而拥有更多的用户,本书就是采用Verilog HDL完成所有的设计任务的。提醒:本书中软件绘制原图的部分元件或电路符号与国家标准不完全一致,请注意区别;为与代码叙述一致,正文中部分变量排为正体。
本书任务设计逐层递进、由易到难,体现了可操作性和扩展性,根据难度和综合性可划分为四个层次。第一层包括第1章,它是本书与传统数字电路知识的衔接部分,两个任务均采用传统的原理图设计方法,并引入了现代数字系统设计环境,包括可编程逻辑器件硬件系统和常用EDA软件设计平台,通过硬件设计载体和软件设计平台的学习,了解各种可编程逻辑器件的电路结构、工作原理,掌握EDA工具软件的使用方法,是EDA技术学习的第一步;第二层包括第2章,在第1章的基础上,把设计任务改为采用硬件描述语言进行数字系统设计,在任务中引入硬件描述语言的概念及语法知识点;第三层包括第3~5章,以大量的任务和实例介绍采用Verilog语言进行数字系统设计的基本步骤、方法与技巧;第四层包括第6章,从综合应用的角度,给出6个综合设计项目,具有很强的实践性和可操作性。以上四个层次,从内容上看,实例引导,前后呼应;从结构上看,层层递进,深入浅出。
本书内容精炼,避免长篇大论;语言通俗易懂,引入与实践相关的图、表、提示、警告等内容,易于教学,实用性强;参考学时约为80学时,在使用时各院校可根据具体教学情况对内容和学时安排进行适当调整。
本书由王静霞任主编,对本书进行总体策划、编写指导及全书统稿;余菲和温国忠任副主编,协助完成以上工作。具体编写分工为王静霞编写第1章,刘俐编写第2章,余菲编写第3章和第6章,温国忠编写第4、5章。
为了方便教师教学,本书配有电子教学课件、习题参考答案和Verilog HDL代码文件等,请有此需要的教师登录华信教育资源网()免费注册后进行下载,有问题时请在网站留言或与电子工业出版社联系(E-mail:[email protected])。读者也可通过该精品课网站()浏览和参考更多的教学资源。
由于时间紧迫和编者水平有限,书中的错误和缺点在所难免,热忱欢迎读者对本书提出批评和建议。
深圳职业技术学院可编程逻辑器件应用技术课程组的教师经过多年的教学改革实践与校企合作,于2008年将该课程建设成为国家电子教指委精品课程。结合近几年的课程改革成果,本书基于工作任务进行内容设计,共安排24个工作任务,由工作任务入手,引入相关的知识点,通过技能训练引出相关概念、设计技巧,体现做中学、学中练的教学思路与职业教育特色。实践部分有理论分析,理论部分以实践作为依托,理论与实践融为一体,互相补充,循环深入。
所有任务均采用Verilog HDL语言设计代码实现。目前,电子设计行业常用的两种硬件描述语言是VHDL和Verilog HDL,这两种语言都应用得比较广泛,其中,Verilog HDL的语言规则非常接近C语言,大多数工程师都可以迅速上手,因而拥有更多的用户,本书就是采用Verilog HDL完成所有的设计任务的。提醒:本书中软件绘制原图的部分元件或电路符号与国家标准不完全一致,请注意区别;为与代码叙述一致,正文中部分变量排为正体。
本书任务设计逐层递进、由易到难,体现了可操作性和扩展性,根据难度和综合性可划分为四个层次。第一层包括第1章,它是本书与传统数字电路知识的衔接部分,两个任务均采用传统的原理图设计方法,并引入了现代数字系统设计环境,包括可编程逻辑器件硬件系统和常用EDA软件设计平台,通过硬件设计载体和软件设计平台的学习,了解各种可编程逻辑器件的电路结构、工作原理,掌握EDA工具软件的使用方法,是EDA技术学习的第一步;第二层包括第2章,在第1章的基础上,把设计任务改为采用硬件描述语言进行数字系统设计,在任务中引入硬件描述语言的概念及语法知识点;第三层包括第3~5章,以大量的任务和实例介绍采用Verilog语言进行数字系统设计的基本步骤、方法与技巧;第四层包括第6章,从综合应用的角度,给出6个综合设计项目,具有很强的实践性和可操作性。以上四个层次,从内容上看,实例引导,前后呼应;从结构上看,层层递进,深入浅出。
本书内容精炼,避免长篇大论;语言通俗易懂,引入与实践相关的图、表、提示、警告等内容,易于教学,实用性强;参考学时约为80学时,在使用时各院校可根据具体教学情况对内容和学时安排进行适当调整。
本书由王静霞任主编,对本书进行总体策划、编写指导及全书统稿;余菲和温国忠任副主编,协助完成以上工作。具体编写分工为王静霞编写第1章,刘俐编写第2章,余菲编写第3章和第6章,温国忠编写第4、5章。
为了方便教师教学,本书配有电子教学课件、习题参考答案和Verilog HDL代码文件等,请有此需要的教师登录华信教育资源网()免费注册后进行下载,有问题时请在网站留言或与电子工业出版社联系(E-mail:[email protected])。读者也可通过该精品课网站()浏览和参考更多的教学资源。
由于时间紧迫和编者水平有限,书中的错误和缺点在所难免,热忱欢迎读者对本书提出批评和建议。
评论
还没有评论。