FPGA/CPLD边练边学——快速入门Verilog/VHDL（第2版）

第2章 实验平台板级设计
2．1 FPGA／CPLD板级电路设计五要素．
2．1．1 能量供应——电源电路
2．1．2 心脏跳动——时钟电路
2．1．3 状态初始——复位电路
2．1．4 灵活定制——配置电路
2．1．5 自由扩展——外设电路（I／O应用）
2．2 CPLD实验板DIY
2．2．1 读懂器件手册
2．2．2 CPLD核心电路设计
2．2．3 外设扩展电路设计
2．2．4 I／O引脚分配

第3章 数字电路基础
3．10和l——精彩世界由此开始
3．2 表面现象揭秘——逻辑关系
3．3 内里本质探索——器件结构

第4章 Verilog与vHDL语法基础
4．1 语法学习的经验之谈
4．2 可综合的语法子集
4．2．1 可综合的Verilog语法
4．2．2 可综合的VHDL浯法
4．3 代码风格与书写规范
4．3．1 代码书写规范
4．3．2 代码风格

第5章 个完整的工程实践案例
5．1 软件开发平台搭建
5．1．1 软件下载和License申请
5．1．2 Quartus II的安装
5．1．3 ModelSim的安装
5．2 基本开发流程概述
5．3 个工程实例
5．3．1 工程创建与设计输入
5．3．2 行为仿真
5．3．3 引脚分配与编译
5．3．4 门级仿真
5．3．5 板级调试

第6章 基础实验与拓展练习
6．1 基于时钟分频的PwM发生器
6．1．1 实验原理分析
6．1．2 Verilog参考实例
6．1．3 VHDL参考实例
6．1．4 仿真验证与板级调试
6．1．5 实验流程与注意事项
6．1．6 拓展练习
6．2 经典的按键消抖实例
6．2．1 实验原理分析
6．2．2 Verilog参考实例
6．2．3 VHDL参考实例
6．2．4 仿真验证与板级调试
6．2．5 实验流程与注意事项
6．2．6 拓展练习
6．3 基于Johnson计数器的流水灯实验
6．3．1 实验原理分析
6．3．2 Verilog参考实例
6．3．3 VHDL参考实例
6．3．4 仿真验证
6．3．5 实验流程与注意事项
6．3．6 拓展练习
6．4 数码管驱动显示实验
6．4．1 实验原理分析
6．4．2 Verilog参考实例
6．4．3 VHDL参考实例
6．4．4 仿真验证
6．4．5 实验流程与注意事项
6．4．6 拓展练习
6．5 乘法器设计实验
6．5．1 实验原理分析
6．5．2 Verilog参考实例
6．5．3 VHDL参考实例
6．5．4 仿真验证
6．5．5 实验流程与注意事项
6．5．6 拓展练习
6．6 VGA显示驱动实验
6．6．1 实验原理分析
6．6．2 Verilog参考实例
6．6．3 VHDL参考实例
6．6．4 仿真验证
6．6．5 实验流程与注意事项
6．6．6 拓展练习
6．7 UART串口收发实验
6．7．1 实验原理分析
6．7．2 Verilog参考实例
6．7．3 VHDL参考实例
6．7．4 仿真验证
6．7．5 实验流程与注意事项
6．7．6 拓展练习
6．8 PS／2键盘解码实验
6．8．1 实验原理分析
6．8．2 Verilog参考实例
6．8．3 VHDL参考实例
6．8．4 仿真验证
6．8．5 实验流程与注意事项
6．8．6 拓展练习
6．9 基于Izc通信的EEPROM读／写实验
6．9．1 实验原理分析
6．9．2 Verilog参考实例
6．9．3 VHDL参考实例
6．9．4 仿真验证
6．9．5 实验流程与注意事项
6．9．6 拓展练习
6．10 SRAM读／写测试实验
6．10．1 实验原理分析
6．10．2 verilog参考实例
6．10．3 VHDL参考实例
6．10．4 仿真验证
6．10．5 实验流程与注意事项
6．10．6 拓展练习

第7章 器件资源应用实例
7．1 MAX II内部振荡时钟使用实例
7．2 MAX II的UFM模块使用实例
参考文献