EDA技术与应用（全国普通高等院校电子信息规划教材）

　　《eda技术与应用》以altera公司的ep1c3型fpga为蓝本，详细介绍了ep1c3的内部结构及功能设计、altera的fpga设计工具quartus
ii的设计方法以及vhdl硬件描述语言，并通过相应的实例分析、实例设计和拓展思维训练三个环节，引导读者能够快速掌握fpga的设计方法和设计理念，并通过训练逐步提高自己的设计水平。在每章后面还附有习题，便于读者学习和教学使用。

　　
《eda技术与应用》可以作为高等院校电子工程、通信、工业自动化、计算机应用技术等学科的本科生或研究生的电子设计或eda技术课程的教材和实验指导书，也可作为相关专业技术人员的参考书。 

第1章 绪论 

1.1 pld的分类 

1.2 pld设计的基本流程 

1.2.1 设计输入 

1.2.2 设计综合 

1.2.3 仿真验证 

1.2.4 设计实现 

1.2.5 下载验证 

1.3 pld设计的常用工具 

1.3.1 altera公司设计开发工具 

1.3.2 xilinx公司设计开发工具 

1.4 pld技术发展趋势 

习题 

第2章 ep1c3型fpga结构 

2.1 逻辑阵列块 

2.1.1 lab连接 

2.1.2 lab控制信号 

2.2 逻辑单元 

2.2.1 lut链和寄存器链 

.2.2.2 addnsub信号 

2.2.3 le操作模式 

2.3 多路径互连 

2.3.1 行互连 

2.3.2 列互连 

2.4 嵌入式存储器 

2.4.1 存储器模式 

2.4.2 奇偶位支持 

2.4.3 移位寄存器支持 

2.4.4 存储器大小配置 

2.4.5 字节使能 

2.4.6 控制信号和m4k接口 

2.4.7 独立时钟模式 

2.4.8 输入/输出时钟模式 

2.4.9 读/写时钟模式 

2.4.10 单端口模式 

2.5 全局时钟网络和锁相环 

2.5.1 全局时钟网络 

2.5.2 双用途时钟管脚 

2.5.3 组合资源 

2.5.4 锁相环 

2.5.5 时钟的倍频和分频 

2.5.6 外部时钟输入 

2.5.7 外部时钟输出 

2.5.8 时钟反馈 

2.5.9 相移 

2.5.10 锁定检测信号 

2.5.11 可编程占空比 

2.5.12 控制信号 

2.6 输入/输出结构 

2.6.1 外部ram接口 

2.6.2 ddr sdram和fcram 

2.6.3 可编程驱动能力 

2.6.4 可编程上拉电阻 

2.7 ieee标准1149.1 (jtag）边界扫描支持 

习题 

第3章 基于quartus ii的fpga设计方法 

3.1 quartus ii软件的设计输入 

3.1.1 文本编辑器 

3.1.2 模块和符号编辑器 

3.1.3 megawizard插件管理器 

3.1.4 quartus ii支持的其他设计输入 

3.2 quartus ii软件的设计约束 

3.2.1 分配编辑器 

3.2.2 引脚规划器 

3.2.3 settings对话框 

3.2.4 分配设计分区 

3.2.5 导入分配 

3.2.6 验证引脚分配 

3.3 quartus ii软件的设计综合 

3.3.1 analysis & synthesis功能选项设置 

3.3.2 查看综合结果 

3.3.3 渐进式综合 

3.4 布局布线 

3.4.1 布局布线设置 

3.4.2 查看布局布线结果 

3.4.3 优化布局布线结果 

3.5 仿真 

3.6 时序分析 

3.6.1 标准时序分析器的使用 

3.6.2 timequest时序分析 

3.7 时序逼近 

3.7.1 使用时序逼近平面布局图 

3.7.2 使用时序优化向导 

3.7.3 使用网表优化实现时序逼近 

3.7.4 使用logiclock区域达到时序逼近 

3.7.5 使用设计空间管理器达到时序逼近 

3.7.6 使用渐进式编译达到时序逼近 

3.8 功耗分析 

3.8.1 使用powerplay功耗分析器分析功耗 

3.8.2 使用powerplay早期功耗估算器 

3.9 编程和配置 

3.9.1 汇编器assembler的使用 

3.9.2 使用programmer对一个或多个器件编程 

3.10 调试 

3.10.1 signaltap ii逻辑分析器的使用 

3.10.2 使用外部逻辑分析仪 

3.10.3 使用signalprobe 

3.10.4 使用在系统存储器内容编辑器 

习题 

第4章 vhdl硬件描述语言 

4.1 基于硬件描述语言的数字电路设计方法 

4.2 硬件设计语言概述 

4.3 vhdl语言的基本结构 

4.3.1 实体 

4.3.2 结构体 

4.3.3 结构体的3种子结构 

4.3.4 包、库和配置 

4.4 vhdl语言要素 

4.4.1 vhdl的文字规则 

4.4.2 vhdl的数据对象 

4.4.3 vhdl的数据类型 

4.4.4 vhdl的运算操作符 

4.4.5 vhdl的主要描述语句 

4.5 基本逻辑电路设计 

4.6 使用quartus ii的vhdl语言设计实例 

4.6.1 quartus ii软件的开发流程概述 

4.6.2 quartus ii对第三方软件的支持 

4.6.3 quartus ii开发平台的vhdl语言设计实例 

习题 

第5章 fpga设计实例 

5.1 开发系统简介 

5.1.1 硬件符号功能说明 

5.1.2 开发系统电路结构 

5.1.3 其他硬件资源 

5.1.4 开发系统使用前设置 

5.2 原理图输入的简单组合逻辑设计 

5.2.1 1位全加器设计 

5.2.2 4选1数据选择器的设计 

5.3 简单时序电路设计 

5.3.1 d触发器设计 

5.3.2 具有异步清零和同步使能4位十进制加法计数器设计 

5.3.3 数控分频器的设计 

5.3.4 移位运算器设计 

5.4 数码管驱动电路设计 

5.4.1 7段数码显示译码器设计 

5.4.2 8位数码扫描显示电路 

5.5 复杂fpga设计 

5.5.1 序列检测器设计 

5.5.2 8位十六进制频率计设计 

5.6 宏模块设计及测试 

5.6.1 dds正弦信号发生器功能 

5.6.2 简易dds正弦信号发生器设计 

5.6.3 使用signaltap ii对简易dds信号发生器实时测试 

5.6.4 拓展训练 

参考文献