描述
包 装: 平塑是否套装: 否国际标准书号ISBN: 9787121493614丛书名: 集成电路基础与实践技术丛书
内容简介
本书是结合多年的工程实践、培训、以及累积的资料，并借鉴国内外经典教材、文献、专业网站文档等编著而成。 本书首先介绍了SoC系统设计和评估、架构探索和芯片集成，然后介绍了SoC处理器子系统、存储子系统、互联子系统和接口子系统。本书特别注重介绍近年来出现的一些SoC设计新概念、新技术、新领域和新方法。 本书的读者是具有初步设计经验的专业工程师、芯片规划和项目管理的专业人员。部分内容也可以选作大学和研究生的教材和培训资料，供研究生、老师和科研人员阅读。
目 录
第1章 SoC系统和架构设计 1
1.1 处理器子系统设计 2
1.1.1 多核处理器 2
1.1.2 处理器子系统 4
1.2 存储子系统设计 6
1.2.1 存储结构 6
1.2.2 存储器件 9
1.2.3 存储器映射与重映射 10
1.3 互连子系统设计 10
1.3.1 互连类型 11
1.3.2 互连层次 12
1.3.3 互连模块的运行频率 15
1.3.4 系统总线 16
1.4 外设子系统设计 19
1.4.1 系统外设 20
1.4.2 I/O接口 22
1.4.3 数据传输方式 24
1.5 芯片管理设计 30
1.6 低功耗设计 33
1.6.1 功耗目标的确定 34
1.6.2 架构级低功耗设计 35
1.7 可测性设计 36
1.8 架构评估 39
1.8.1 面积估算 39
1.8.2 功耗估算 44
1.8.3 静态性能估算 47
1.9 电子系统级设计 51
1.9.1 ESL设计方法学 51
1.9.2 ESL模型和设计平台 53
1.9.3 架构探索 55
1.9.4 虚拟原型技术 60
小结 64
第2章 SoC集成 65
2.1 模块化设计 65
2.1.1 IP的选择与维护 65
2.1.2 布局布线模块 66
2.1.3 设计层次 70
2.1.4 转换桥 72
2.2 标准化设计 75
2.2.1 布局布线模块架构 76
2.2.2 布局布线模块接口 80
2.2.3 集成IP单元库 83
2.3 自动化设计 86
2.4 模块级集成 93
2.4.1 IP设计检查指南 93
2.4.2 模块集成规范 97
2.4.3 模块集成 99
2.5 低速外设模块的架构和集成 100
2.6 芯片级集成 103
小结 116
第3章 处理器子系统 117
3.1 现代处理器微架构 118
3.1.1 高级流水线技术 118
3.1.2 多指令发射技术 126
3.1.3 典型处理器架构 133
3.2 多处理器系统 135
3.2.1 多处理器系统的分类 136
3.2.2 多核处理器 140
3.2.3 多处理器系统的启动 146
3.3 内存访问 148
3.3.1 分级缓存结构 148
3.3.2 缓存预取技术 151
3.3.3 缓存一致性 153
3.3.4 访存缓冲器 158
3.3.5 虚拟内存管理 164
3.4 多处理器系统的通信 168
3.5 多处理器系统的同步 170
3.5.1 多处理器并发执行 170
3.5.2 内存一致性 176
3.5.3 内存屏障 179
3.5.4 ARM体系架构中的内存访问 181
3.6 处理器性能评估 185
3.6.1 处理器的延迟 186
3.6.2 处理器的带宽 187
3.6.3 提高处理器带宽的途径 188
3.6.4 处理器性能示例 189
3.7 XPU 192
小结 194
第4章 存储子系统 195
4.1 内存控制器 195
4.1.1 内存延迟性 195
4.1.2 内存控制器的基本组成 201
4.2 物理层接口 207
4.2.1 均衡技术 209
4.2.2 内存接口训练 211
4.2.3 内存RAS功能 220
4.3 多通道内存 223
4.4 内存性能评估 226
4.4.1 内存带宽和内存访问延迟 226
4.4.2 提高内存带宽的途径 227
4.5 Flash 230
4.5.1 Nand Flash访存 230
4.5.2 Flash程序执行 231
4.5.3 XIP 232
4.5.4 嵌入式Flash 234
小结 235
第5章 互连子系统 237
5.1 互连 238
5.1.1 片上互连网络 238
5.1.2 片上互连网络性能 241
5.1.3 服务质量 242
5.1.4 互连保序模型 245
5.1.5 RAS 248
5.2 交叉矩阵 250
5.2.1 交叉矩阵原理 251
5.2.2 交叉矩阵功能 252
5.2.3 交叉矩阵类型 263
5.3 NoC 265
5.3.1 NoC原理 266
5.3.2 NoC微架构设计 278
5.4 一致性互连 288
5.4.1 AXI一致性扩展协议 290
5.4.2 缓存一致性互连 294
5.4.3 CHI协议 302
5.4.4 基于CHI协议的缓存一致性互连 308
5.5 互连性能评估 310
5.5.1 互连延迟 310
5.5.2 互连带宽 311
小结 313
第6章 接口子系统 315
6.1 信号完整性 315
6.1.1 传输线 316
6.1.2 反射 317
6.1.3 串扰 325
6.1.4 地反弹和电源反弹 330
6.2 接口信号 332
6.2.1 单端信号 332
6.2.2 差分信号 334
6.2.3 I/O接口属性 338
6.3 串行解串器 344
6.3.1 SerDes关键技术 346
6.3.2 SerDes结构 348
6.4 小芯片技术 351
6.4.1 异构集成 352
6.4.2 互连接口 356
6.4.3 互连协议 361
6.4.4 封装技术 368
6.4.5 UCIe协议 376
小结 382
1.1 处理器子系统设计 2
1.1.1 多核处理器 2
1.1.2 处理器子系统 4
1.2 存储子系统设计 6
1.2.1 存储结构 6
1.2.2 存储器件 9
1.2.3 存储器映射与重映射 10
1.3 互连子系统设计 10
1.3.1 互连类型 11
1.3.2 互连层次 12
1.3.3 互连模块的运行频率 15
1.3.4 系统总线 16
1.4 外设子系统设计 19
1.4.1 系统外设 20
1.4.2 I/O接口 22
1.4.3 数据传输方式 24
1.5 芯片管理设计 30
1.6 低功耗设计 33
1.6.1 功耗目标的确定 34
1.6.2 架构级低功耗设计 35
1.7 可测性设计 36
1.8 架构评估 39
1.8.1 面积估算 39
1.8.2 功耗估算 44
1.8.3 静态性能估算 47
1.9 电子系统级设计 51
1.9.1 ESL设计方法学 51
1.9.2 ESL模型和设计平台 53
1.9.3 架构探索 55
1.9.4 虚拟原型技术 60
小结 64
第2章 SoC集成 65
2.1 模块化设计 65
2.1.1 IP的选择与维护 65
2.1.2 布局布线模块 66
2.1.3 设计层次 70
2.1.4 转换桥 72
2.2 标准化设计 75
2.2.1 布局布线模块架构 76
2.2.2 布局布线模块接口 80
2.2.3 集成IP单元库 83
2.3 自动化设计 86
2.4 模块级集成 93
2.4.1 IP设计检查指南 93
2.4.2 模块集成规范 97
2.4.3 模块集成 99
2.5 低速外设模块的架构和集成 100
2.6 芯片级集成 103
小结 116
第3章 处理器子系统 117
3.1 现代处理器微架构 118
3.1.1 高级流水线技术 118
3.1.2 多指令发射技术 126
3.1.3 典型处理器架构 133
3.2 多处理器系统 135
3.2.1 多处理器系统的分类 136
3.2.2 多核处理器 140
3.2.3 多处理器系统的启动 146
3.3 内存访问 148
3.3.1 分级缓存结构 148
3.3.2 缓存预取技术 151
3.3.3 缓存一致性 153
3.3.4 访存缓冲器 158
3.3.5 虚拟内存管理 164
3.4 多处理器系统的通信 168
3.5 多处理器系统的同步 170
3.5.1 多处理器并发执行 170
3.5.2 内存一致性 176
3.5.3 内存屏障 179
3.5.4 ARM体系架构中的内存访问 181
3.6 处理器性能评估 185
3.6.1 处理器的延迟 186
3.6.2 处理器的带宽 187
3.6.3 提高处理器带宽的途径 188
3.6.4 处理器性能示例 189
3.7 XPU 192
小结 194
第4章 存储子系统 195
4.1 内存控制器 195
4.1.1 内存延迟性 195
4.1.2 内存控制器的基本组成 201
4.2 物理层接口 207
4.2.1 均衡技术 209
4.2.2 内存接口训练 211
4.2.3 内存RAS功能 220
4.3 多通道内存 223
4.4 内存性能评估 226
4.4.1 内存带宽和内存访问延迟 226
4.4.2 提高内存带宽的途径 227
4.5 Flash 230
4.5.1 Nand Flash访存 230
4.5.2 Flash程序执行 231
4.5.3 XIP 232
4.5.4 嵌入式Flash 234
小结 235
第5章 互连子系统 237
5.1 互连 238
5.1.1 片上互连网络 238
5.1.2 片上互连网络性能 241
5.1.3 服务质量 242
5.1.4 互连保序模型 245
5.1.5 RAS 248
5.2 交叉矩阵 250
5.2.1 交叉矩阵原理 251
5.2.2 交叉矩阵功能 252
5.2.3 交叉矩阵类型 263
5.3 NoC 265
5.3.1 NoC原理 266
5.3.2 NoC微架构设计 278
5.4 一致性互连 288
5.4.1 AXI一致性扩展协议 290
5.4.2 缓存一致性互连 294
5.4.3 CHI协议 302
5.4.4 基于CHI协议的缓存一致性互连 308
5.5 互连性能评估 310
5.5.1 互连延迟 310
5.5.2 互连带宽 311
小结 313
第6章 接口子系统 315
6.1 信号完整性 315
6.1.1 传输线 316
6.1.2 反射 317
6.1.3 串扰 325
6.1.4 地反弹和电源反弹 330
6.2 接口信号 332
6.2.1 单端信号 332
6.2.2 差分信号 334
6.2.3 I/O接口属性 338
6.3 串行解串器 344
6.3.1 SerDes关键技术 346
6.3.2 SerDes结构 348
6.4 小芯片技术 351
6.4.1 异构集成 352
6.4.2 互连接口 356
6.4.3 互连协议 361
6.4.4 封装技术 368
6.4.5 UCIe协议 376
小结 382
评论
还没有评论。