描述
包 装: 平塑腰封是否套装: 否国际标准书号ISBN: 9787121489020丛书名: 集成电路基础与实践技术丛书
内容简介
本书是编著者结合多年的工程实践、培训经验及积累的资料，并借鉴国内外经典教材、文献和专业网站的文档等编著而成的。 本书全面介绍了SoC的主要构成和设计环节。本书依次介绍了时钟及产生电路、复位及其同步化、跨时钟域设计、低功耗设计、标准库、设计约束和逻辑综合、验证、DFT。本书注重基本概念、方法和技术的讨论，加强了对SoC设计方法学和设计规范的介绍。 本书可供从事SoC设计的专业工程师、从事芯片规划和项目管理的专业人员，以及相关专业的师生使用。
目 录
第1章 时钟及产生电路 1
1.1 时钟和时钟树 1
1.2 时钟源 6
1.2.1 振荡器 7
1.2.2 频率稳定度与精度 10
1.2.3 石英晶体振荡器类型 12
1.2.4 PLL 13
1.3 时钟产生电路 18
1.3.1 时钟分频电路 19
1.3.2 时钟切换电路 28
1.3.3 时钟门控电路 31
小结 33
第2章 复位及其同步化 35
2.1 复位的分类 35
2.1.1 同步复位 35
2.1.2 异步复位 37
2.2 异步复位信号的同步化 41
2.3 复位网络 43
小结 47
第3章 跨时钟域设计 48
3.1 跨时钟域设计的基本概念 48
3.1.1 亚稳态 49
3.1.2 跨时钟域问题 51
3.2 同步器设计 56
3.3 单比特信号的跨时钟域设计 63
3.3.1 从快时钟域到慢时钟域的信号传输 63
3.3.2 从慢时钟域到快时钟域的信号传输 67
3.3.3 跨同步时钟域的信号传输 67
3.4 多比特信号的跨时钟域设计 68
3.4.1 多比特信号合并成单比特信号 68
3.4.2 使能技术 71
3.4.3 握手机制 72
3.4.4 多周期路径法 75
3.4.5 使用FIFO控制器 77
小结 84
第4章 低功耗技术 85
4.1 CMOS功耗 85
4.2 缩放技术 89
4.2.1 频率缩放技术 90
4.2.2 电压缩放技术 90
4.3 门控技术 96
4.3.1 时钟门控技术 96
4.3.2 电源门控技术 99
4.4 阈值电压控制技术 103
4.4.1 多阈值CMOS技术 103
4.4.2 变阈值CMOS技术 107
4.4.3 动态阈值CMOS技术 109
4.5 低功耗元件 109
4.6 电源意图 115
4.6.1 电源意图规范 116
4.6.2 UPF的基本概念 117
4.7 电源控制单元 121
小结 125
第5章 标准库 127
5.1 MOS结构 127
5.2 库 131
5.2.1 逻辑单元库 131
5.2.2 物理单元库 133
5.2.3 库文件 136
5.2.4 时序模型 138
5.2.5 功耗模型 144
5.2.6 噪声模型 149
5.3 标准单元设计 153
5.3.1 标准单元的布局 153
5.3.2 标准单元的连接 156
5.3.3 标准单元的供电网络 159
5.4 I/O单元 161
5.4.1 键合单元 162
5.4.2 I/O单元类型 166
5.4.3 I/O单元布局 172
小结 175
第6章 设计约束和逻辑综合 176
6.1 时序路径与延迟 176
6.1.1 时序路径 176
6.1.2 时序路径延迟 180
6.2 逻辑综合 185
6.2.1 逻辑综合流程 186
6.2.2 综合策略 186
6.2.3 综合优化 187
6.2.4 常用综合工具 192
6.3 设计约束 194
6.3.1 设计环境约束 195
6.3.2 设计规则约束 198
6.3.3 时序约束 198
6.3.4 面积约束 213
6.3.5 芯片级时序约束指南 213
6.4 时序优化方法 223
6.4.1 时序技术 223
6.4.2 利用综合工具实现时序优化 227
小结 232
第7章 验证 234
7.1 验证的基本概念 235
7.1.1 验证、确认和测试 235
7.1.2 仿真器实现算法 236
7.1.3 验证度量 237
7.1.4 硬件验证语言 239
7.1.5 验证方法学 239
7.2 验证策略 240
7.2.1 验证层次 240
7.2.2 验证手段 243
7.2.3 验证方法 245
7.3 功能验证 248
7.3.1 仿真验证 248
7.3.2 静态检查 253
7.3.3 硬件辅助加速验证 256
7.4 验证流程 264
7.5 验证计划和平台 267
7.5.1 验证计划 267
7.5.2 验证平台 270
7.6 性能验证 273
7.7 能效验证 274
7.7.1 低功耗仿真 275
7.7.2 低功耗形式验证 279
7.7.3 功耗预测与优化 280
小结 281
第8章 DFT 282
8.1 DFT的基本概念 282
8.1.1 测试方法和流程 283
8.1.2 DFT规则 284
8.2 测试的基本概念 289
8.2.1 故障模型 289
8.2.2 测试 296
8.3 扫描测试技术 307
8.3.1 固定型故障测试 309
8.3.2 全速测试 312
8.3.3 OCC控制器 316
8.3.4 ATPG 318
8.4 MBIST技术 320
8.4.1 存储器的故障模型 320
8.4.2 嵌入式存储器的可测试设计技术 321
8.5 边界扫描测试技术 326
8.5.1 JTAG总线 327
8.5.2 边界扫描 329
小结 332
附录A 专业术语的中英文对照 333
附录B 设计术语索引 337
1.1 时钟和时钟树 1
1.2 时钟源 6
1.2.1 振荡器 7
1.2.2 频率稳定度与精度 10
1.2.3 石英晶体振荡器类型 12
1.2.4 PLL 13
1.3 时钟产生电路 18
1.3.1 时钟分频电路 19
1.3.2 时钟切换电路 28
1.3.3 时钟门控电路 31
小结 33
第2章 复位及其同步化 35
2.1 复位的分类 35
2.1.1 同步复位 35
2.1.2 异步复位 37
2.2 异步复位信号的同步化 41
2.3 复位网络 43
小结 47
第3章 跨时钟域设计 48
3.1 跨时钟域设计的基本概念 48
3.1.1 亚稳态 49
3.1.2 跨时钟域问题 51
3.2 同步器设计 56
3.3 单比特信号的跨时钟域设计 63
3.3.1 从快时钟域到慢时钟域的信号传输 63
3.3.2 从慢时钟域到快时钟域的信号传输 67
3.3.3 跨同步时钟域的信号传输 67
3.4 多比特信号的跨时钟域设计 68
3.4.1 多比特信号合并成单比特信号 68
3.4.2 使能技术 71
3.4.3 握手机制 72
3.4.4 多周期路径法 75
3.4.5 使用FIFO控制器 77
小结 84
第4章 低功耗技术 85
4.1 CMOS功耗 85
4.2 缩放技术 89
4.2.1 频率缩放技术 90
4.2.2 电压缩放技术 90
4.3 门控技术 96
4.3.1 时钟门控技术 96
4.3.2 电源门控技术 99
4.4 阈值电压控制技术 103
4.4.1 多阈值CMOS技术 103
4.4.2 变阈值CMOS技术 107
4.4.3 动态阈值CMOS技术 109
4.5 低功耗元件 109
4.6 电源意图 115
4.6.1 电源意图规范 116
4.6.2 UPF的基本概念 117
4.7 电源控制单元 121
小结 125
第5章 标准库 127
5.1 MOS结构 127
5.2 库 131
5.2.1 逻辑单元库 131
5.2.2 物理单元库 133
5.2.3 库文件 136
5.2.4 时序模型 138
5.2.5 功耗模型 144
5.2.6 噪声模型 149
5.3 标准单元设计 153
5.3.1 标准单元的布局 153
5.3.2 标准单元的连接 156
5.3.3 标准单元的供电网络 159
5.4 I/O单元 161
5.4.1 键合单元 162
5.4.2 I/O单元类型 166
5.4.3 I/O单元布局 172
小结 175
第6章 设计约束和逻辑综合 176
6.1 时序路径与延迟 176
6.1.1 时序路径 176
6.1.2 时序路径延迟 180
6.2 逻辑综合 185
6.2.1 逻辑综合流程 186
6.2.2 综合策略 186
6.2.3 综合优化 187
6.2.4 常用综合工具 192
6.3 设计约束 194
6.3.1 设计环境约束 195
6.3.2 设计规则约束 198
6.3.3 时序约束 198
6.3.4 面积约束 213
6.3.5 芯片级时序约束指南 213
6.4 时序优化方法 223
6.4.1 时序技术 223
6.4.2 利用综合工具实现时序优化 227
小结 232
第7章 验证 234
7.1 验证的基本概念 235
7.1.1 验证、确认和测试 235
7.1.2 仿真器实现算法 236
7.1.3 验证度量 237
7.1.4 硬件验证语言 239
7.1.5 验证方法学 239
7.2 验证策略 240
7.2.1 验证层次 240
7.2.2 验证手段 243
7.2.3 验证方法 245
7.3 功能验证 248
7.3.1 仿真验证 248
7.3.2 静态检查 253
7.3.3 硬件辅助加速验证 256
7.4 验证流程 264
7.5 验证计划和平台 267
7.5.1 验证计划 267
7.5.2 验证平台 270
7.6 性能验证 273
7.7 能效验证 274
7.7.1 低功耗仿真 275
7.7.2 低功耗形式验证 279
7.7.3 功耗预测与优化 280
小结 281
第8章 DFT 282
8.1 DFT的基本概念 282
8.1.1 测试方法和流程 283
8.1.2 DFT规则 284
8.2 测试的基本概念 289
8.2.1 故障模型 289
8.2.2 测试 296
8.3 扫描测试技术 307
8.3.1 固定型故障测试 309
8.3.2 全速测试 312
8.3.3 OCC控制器 316
8.3.4 ATPG 318
8.4 MBIST技术 320
8.4.1 存储器的故障模型 320
8.4.2 嵌入式存储器的可测试设计技术 321
8.5 边界扫描测试技术 326
8.5.1 JTAG总线 327
8.5.2 边界扫描 329
小结 332
附录A 专业术语的中英文对照 333
附录B 设计术语索引 337
评论
还没有评论。