描述
是否套装: 否国际标准书号ISBN: 9787121518584
内容简介
本书专为通信工程领域工程师及高阶学习者设计。本书以Xilinx A7系列FPGA为硬件平台，MATLAB为算法验证工具，通过经典调制解调系统的全流程实现，完美演绎”理论-仿真-硬件”三位一体的开发方法论。
目 录
目 录
第1章 数字通信及FPGA概述 1
1.1 数字通信系统概述 1
1.1.1 数字通信的一般处理流程 1
1.1.2 本书讨论的通信系统模型 3
1.1.3 数字通信发展概述 4
1.2 FPGA的结构和工作原理 5
1.2.1 FPGA的结构 5
1.2.2 FPGA的工作原理 9
1.2.3 IP核的概念 10
1.3 FPGA在数字信号处理中的应用 11
1.4 AMD器件简介 12
1.4.1 AMD系列器件概览 12
1.4.2 7系列FPGA芯片简介 13
1.5 FPGA数字信号处理开发板CXD720 15
1.6 本章小结 16
参考文献 16
第2章 设计语言及开发环境介绍 18
2.1 Verilog HDL简介 18
2.1.1 HDL 18
2.1.2 Verilog HDL 19
2.1.3 本书中的Verilog HDL代码设计原则 21
2.2 FPGA设计流程 22
2.3 Vivado的开发步骤 24
2.3.1 流水灯电路的功能 24
2.3.2 流水灯电路的设计输入与实现 25
2.3.3 程序下载 29
2.4 MATLAB 29
2.5 MATLAB的常用信号处理函数 32
2.5.1 常用的信号产生函数 32
2.5.2 常用的信号分析函数 35
2.6 MATLAB与Vivado的联合应用 39
2.7 本章小结 39
参考文献 39
第3章 FPGA实现数字信号处理设计基础 41
3.1 数的表示 41
3.1.1 莱布尼茨与二进制 41
3.1.2 定点数 42
3.1.3 浮点数 44
3.2 FPGA中数的运算 47
3.2.1 加/减法运算 47
3.2.2 乘法运算 49
3.2.3 除法运算 50
3.2.4 有效数据位的运算 50
3.3 有限字长效应 53
3.3.1 有限字长效应的产生因素 53
3.3.2 A/D转换的有限字长效应 53
3.3.3 数字滤波器系数的有限字长效应 54
3.3.4 滤波器运算中的有限字长效应 56
3.4 本章小结 57
参考文献 57
第4章 FIR滤波器的原理及Verilog HDL设计 58
4.1 滤波器概述 58
4.1.1 滤波器的分类 58
4.1.2 滤波器的特征参数 60
4.2 FIR滤波器的MATLAB设计 60
4.2.1 采用fir1()函数进行设计 60
4.2.2 采用kaiserord()函数进行设计 63
4.2.3 采用fir2()函数进行设计 64
4.2.4 采用firpm()函数进行设计 65
4.3 FIR滤波器的实现结构 67
4.3.1 串行结构 67
4.3.2 并行结构 68
4.3.3 分布式结构 69
4.3.4 不同结构的性能对比分析 70
4.4 FIR滤波器系数的量化方法 71
4.4.1 常规FIR滤波器系数的量化原理 71
4.4.2 滤波器系数量化前后的性能对比 71
4.5 并行结构滤波器的FIR核设计 73
4.5.1 新建FIR核并完成参数设置 73
4.5.2 并行结构FIR滤波器的仿真 75
4.6 串行结构滤波器的FIR核设计 77
4.6.1 改进的滤波器系数量化方法 77
4.6.2 滤波器系数文件的MATLAB设计 78
4.6.3 串行结构低通FIR滤波器的FIR核设计 79
4.7 FIR核滤波器的板载测试 81
4.7.1 硬件接口电路及板载测试程序 81
4.7.2 板载测试验证 82
4.8 本章小结 84
参考文献 84
第5章 ASK调制解调技术的FPGA实现 85
5.1 ASK调制解调原理 85
5.1.1 二进制ASK信号的产生 85
5.1.2 2ASK信号的解调 86
5.1.3 2ASK系统的性能 88
5.1.4 多进制ASK 88
5.2 ASK信号的MATLAB仿真 89
5.3 ASK信号的FPGA实现 92
5.3.1 FPGA实现模型及参数说明 92
5.3.2 ASK信号的Verilog HDL设计 93
5.3.3 ASK信号的仿真测试 94
5.4 ASK解调技术的MATLAB仿真 96
5.5 ASK解调技术的FPGA实现 98
5.5.1 FPGA实现模型及参数说明 98
5.5.2 ASK信号解调的Verilog HDL设计 98
5.5.3 采用文件I/O方法仿真ASK解调电路 100
5.6 符号判决门限的FPGA实现 102
5.6.1 确定ASK解调后的判决门限 103
5.6.2 判决门限模块的Verilog HDL设计 103
5.6.3 FPGA实现后的仿真测试 104
5.7 ASK调制解调系统的联合仿真 105
5.7.1 ASK调制解调系统的Verilog HDL设计 105
5.7.2 ASK调制解调系统的仿真测试 106
5.8 ASK调制解调系统的板载测试 108
5.8.1 ASK调制解调系统的板载测试需求 108
5.8.2 位同步技术的工作原理及程序接口 109
5.8.3 帧同步技术的工作原理及程序接口 112
5.8.4 板载测试程序顶层模块设计 114
5.8.5 数据发送模块设计 117
5.8.6 数据接收模块设计 118
5.8.7 板载测试验证 120
5.9 本章小结 121
参考文献 122
第6章 FSK调制解调技术的FPGA实现 124
6.1 FSK调制解调原理 124
6.1.1 FSK信号的时域表示 124
6.1.2 相关系数与频谱特性 125
6.1.3 非相干解调的原理 127
6.1.4 相干解调的原理 127
6.1.5 解调方法的应用条件分析 129
6.2 FSK调制解调的MATLAB仿真 129
6.2.1 不同调制指数的FSK信号的仿真 129
6.2.2 非相干解调FSK的仿真 131
6.2.3 相干解调FSK的仿真 136
6.3 FSK信号的FPGA实现 139
6.3.1 FSK信号的产生方法 139
6.3.2 FSK信号的Verilog HDL设计 140
6.3.3 FPGA实现后的仿真测试 141
6.4 FSK解调的FPGA实现 142
6.4.1 解调模型及参数设计 142
6.4.2 FSK解调的Verilog HDL设计 143
6.4.3 FPGA实现后的仿真测试 145
6.5 FSK调制解调系统的板载测试 146
6.5.1 硬件接口电路及板载测试程序 146
6.5.2 板载测试验证 148
6.6 本章小结 148
参考文献 149
第7章 MSK调制解调技术的FPGA实现 150
7.1 MSK信号的产生原理 150
7.1.1 MSK信号的时域特征 150
7.1.2 MSK信号的频谱特性 151
7.1.3 MSK信号的产生方法 152
7.2 MSK信号的FPGA实现 154
7.2.1 实例参数及模型设计 154
7.2.2 MSK信号的仿真 155
7.3 MSK解调原理 156
7.3.1 延迟差分解调 156
7.3.2 平方环相干解调 157
7.4 MSK解调的MATLAB仿真 159
7.4.1 仿真模型及参数说明 159
7.4.2 平方环解调MSK的MATLAB仿真 159
7.5 平方环的FPGA实现 161
7.5.1 锁相环的工作原理 162
7.5.2 平方环的工作原理 164
7.5.3 平方环性能参数设计 165
7.5.4 平方环的Verilog HDL设计 168
7.5.5 FPGA实现后的仿真测试 171
7.6 MSK解调的FPGA实现 172
7.6.1 MSK解调环路参数设计 172
7.6.2 顶层模块的Verilog HDL设计 173
7.6.3 脉冲成形及解调模块的Verilog HDL设计 178
7.6.4 FPGA实现后的仿真测试 180
7.7 MSK调制解调系统的板载测试 181
7.7.1 硬件接口电路及板载测试程序 181
7.7.2 板载测试验证 183
7.8 本章小结 184
参考文献 185
第8章 PSK调制解调技术的FPGA实现 186
8.1 DPSK调制解调电路的FPGA实现 186
8.1.1 DPSK信号的调制原理 186
8.1.2 用Costas环解调DPSK信号 187
8.1.3 DPSK调制电路的Verilog HDL设计 189
8.1.4 DPSK调制解调电路的仿真测试 192
8.1.5 DPSK解调电路的板载测试 194
8.2 DQPSK信号的调制解调原理及MATLAB仿真 198
8.2.1 QPSK信号的调制原理 198
8.2.2 双比特码元差分编/解码的原理 199
8.2.3 DQPSK信号的解调原理 201
8.2.4 DQPSK调制解调的MATLAB仿真 203
8.3 DQPSK信号的FPGA实现 207
8.3.1 差分编/解码的Verilog HDL设计 207
8.3.2 DQPSK信号的Verilog HDL设计 210
8.4 DQPSK信号解调的FPGA实现 214
8.4.1 极性Costas环的Verilog HDL设计 214
8.4.2 FPGA实现后的仿真测试 216
8.4.3 调整跟踪策略以获取良好的跟踪性能 218
8.4.4 DQPSK解调电路的板载测试 219
8.5 本章小结 225
参考文献 226
第9章 QAM调制解调技术的FPGA实现 227
9.1 QAM调制解调原理 227
9.1.1 QAM调制解调系统的组成 227
9.1.2 差分编码与星座映射 228
9.1.3 QAM调制解调的MATLAB仿真 230
9.2 QAM信号的FPGA实现 234
9.2.1 编码映射模块的Verilog HDL设计 234
9.2.2 解码模块的Verilog HDL设计 237
9.2.3 QAM编/解码模块FPGA实现后的仿真测试 238
9.2.4 QAM信号的Verilog HDL设计 239
9.3 QAM载波同步的FPGA实现 241
9.3.1 QAM载波同步的原理 241
9.3.2 极性判决算法载波同步的Verilog HDL设计 244
9.3.3 极性判决算法载波同步电路的仿真测试 248
9.3.4 基于极性判决算法的QAM调制解调的仿真测试 250
9.3.5 DD算法载波同步的Verilog HDL设计 253
9.4 本章小结 258
参考文献 258
第1章 数字通信及FPGA概述 1
1.1 数字通信系统概述 1
1.1.1 数字通信的一般处理流程 1
1.1.2 本书讨论的通信系统模型 3
1.1.3 数字通信发展概述 4
1.2 FPGA的结构和工作原理 5
1.2.1 FPGA的结构 5
1.2.2 FPGA的工作原理 9
1.2.3 IP核的概念 10
1.3 FPGA在数字信号处理中的应用 11
1.4 AMD器件简介 12
1.4.1 AMD系列器件概览 12
1.4.2 7系列FPGA芯片简介 13
1.5 FPGA数字信号处理开发板CXD720 15
1.6 本章小结 16
参考文献 16
第2章 设计语言及开发环境介绍 18
2.1 Verilog HDL简介 18
2.1.1 HDL 18
2.1.2 Verilog HDL 19
2.1.3 本书中的Verilog HDL代码设计原则 21
2.2 FPGA设计流程 22
2.3 Vivado的开发步骤 24
2.3.1 流水灯电路的功能 24
2.3.2 流水灯电路的设计输入与实现 25
2.3.3 程序下载 29
2.4 MATLAB 29
2.5 MATLAB的常用信号处理函数 32
2.5.1 常用的信号产生函数 32
2.5.2 常用的信号分析函数 35
2.6 MATLAB与Vivado的联合应用 39
2.7 本章小结 39
参考文献 39
第3章 FPGA实现数字信号处理设计基础 41
3.1 数的表示 41
3.1.1 莱布尼茨与二进制 41
3.1.2 定点数 42
3.1.3 浮点数 44
3.2 FPGA中数的运算 47
3.2.1 加/减法运算 47
3.2.2 乘法运算 49
3.2.3 除法运算 50
3.2.4 有效数据位的运算 50
3.3 有限字长效应 53
3.3.1 有限字长效应的产生因素 53
3.3.2 A/D转换的有限字长效应 53
3.3.3 数字滤波器系数的有限字长效应 54
3.3.4 滤波器运算中的有限字长效应 56
3.4 本章小结 57
参考文献 57
第4章 FIR滤波器的原理及Verilog HDL设计 58
4.1 滤波器概述 58
4.1.1 滤波器的分类 58
4.1.2 滤波器的特征参数 60
4.2 FIR滤波器的MATLAB设计 60
4.2.1 采用fir1()函数进行设计 60
4.2.2 采用kaiserord()函数进行设计 63
4.2.3 采用fir2()函数进行设计 64
4.2.4 采用firpm()函数进行设计 65
4.3 FIR滤波器的实现结构 67
4.3.1 串行结构 67
4.3.2 并行结构 68
4.3.3 分布式结构 69
4.3.4 不同结构的性能对比分析 70
4.4 FIR滤波器系数的量化方法 71
4.4.1 常规FIR滤波器系数的量化原理 71
4.4.2 滤波器系数量化前后的性能对比 71
4.5 并行结构滤波器的FIR核设计 73
4.5.1 新建FIR核并完成参数设置 73
4.5.2 并行结构FIR滤波器的仿真 75
4.6 串行结构滤波器的FIR核设计 77
4.6.1 改进的滤波器系数量化方法 77
4.6.2 滤波器系数文件的MATLAB设计 78
4.6.3 串行结构低通FIR滤波器的FIR核设计 79
4.7 FIR核滤波器的板载测试 81
4.7.1 硬件接口电路及板载测试程序 81
4.7.2 板载测试验证 82
4.8 本章小结 84
参考文献 84
第5章 ASK调制解调技术的FPGA实现 85
5.1 ASK调制解调原理 85
5.1.1 二进制ASK信号的产生 85
5.1.2 2ASK信号的解调 86
5.1.3 2ASK系统的性能 88
5.1.4 多进制ASK 88
5.2 ASK信号的MATLAB仿真 89
5.3 ASK信号的FPGA实现 92
5.3.1 FPGA实现模型及参数说明 92
5.3.2 ASK信号的Verilog HDL设计 93
5.3.3 ASK信号的仿真测试 94
5.4 ASK解调技术的MATLAB仿真 96
5.5 ASK解调技术的FPGA实现 98
5.5.1 FPGA实现模型及参数说明 98
5.5.2 ASK信号解调的Verilog HDL设计 98
5.5.3 采用文件I/O方法仿真ASK解调电路 100
5.6 符号判决门限的FPGA实现 102
5.6.1 确定ASK解调后的判决门限 103
5.6.2 判决门限模块的Verilog HDL设计 103
5.6.3 FPGA实现后的仿真测试 104
5.7 ASK调制解调系统的联合仿真 105
5.7.1 ASK调制解调系统的Verilog HDL设计 105
5.7.2 ASK调制解调系统的仿真测试 106
5.8 ASK调制解调系统的板载测试 108
5.8.1 ASK调制解调系统的板载测试需求 108
5.8.2 位同步技术的工作原理及程序接口 109
5.8.3 帧同步技术的工作原理及程序接口 112
5.8.4 板载测试程序顶层模块设计 114
5.8.5 数据发送模块设计 117
5.8.6 数据接收模块设计 118
5.8.7 板载测试验证 120
5.9 本章小结 121
参考文献 122
第6章 FSK调制解调技术的FPGA实现 124
6.1 FSK调制解调原理 124
6.1.1 FSK信号的时域表示 124
6.1.2 相关系数与频谱特性 125
6.1.3 非相干解调的原理 127
6.1.4 相干解调的原理 127
6.1.5 解调方法的应用条件分析 129
6.2 FSK调制解调的MATLAB仿真 129
6.2.1 不同调制指数的FSK信号的仿真 129
6.2.2 非相干解调FSK的仿真 131
6.2.3 相干解调FSK的仿真 136
6.3 FSK信号的FPGA实现 139
6.3.1 FSK信号的产生方法 139
6.3.2 FSK信号的Verilog HDL设计 140
6.3.3 FPGA实现后的仿真测试 141
6.4 FSK解调的FPGA实现 142
6.4.1 解调模型及参数设计 142
6.4.2 FSK解调的Verilog HDL设计 143
6.4.3 FPGA实现后的仿真测试 145
6.5 FSK调制解调系统的板载测试 146
6.5.1 硬件接口电路及板载测试程序 146
6.5.2 板载测试验证 148
6.6 本章小结 148
参考文献 149
第7章 MSK调制解调技术的FPGA实现 150
7.1 MSK信号的产生原理 150
7.1.1 MSK信号的时域特征 150
7.1.2 MSK信号的频谱特性 151
7.1.3 MSK信号的产生方法 152
7.2 MSK信号的FPGA实现 154
7.2.1 实例参数及模型设计 154
7.2.2 MSK信号的仿真 155
7.3 MSK解调原理 156
7.3.1 延迟差分解调 156
7.3.2 平方环相干解调 157
7.4 MSK解调的MATLAB仿真 159
7.4.1 仿真模型及参数说明 159
7.4.2 平方环解调MSK的MATLAB仿真 159
7.5 平方环的FPGA实现 161
7.5.1 锁相环的工作原理 162
7.5.2 平方环的工作原理 164
7.5.3 平方环性能参数设计 165
7.5.4 平方环的Verilog HDL设计 168
7.5.5 FPGA实现后的仿真测试 171
7.6 MSK解调的FPGA实现 172
7.6.1 MSK解调环路参数设计 172
7.6.2 顶层模块的Verilog HDL设计 173
7.6.3 脉冲成形及解调模块的Verilog HDL设计 178
7.6.4 FPGA实现后的仿真测试 180
7.7 MSK调制解调系统的板载测试 181
7.7.1 硬件接口电路及板载测试程序 181
7.7.2 板载测试验证 183
7.8 本章小结 184
参考文献 185
第8章 PSK调制解调技术的FPGA实现 186
8.1 DPSK调制解调电路的FPGA实现 186
8.1.1 DPSK信号的调制原理 186
8.1.2 用Costas环解调DPSK信号 187
8.1.3 DPSK调制电路的Verilog HDL设计 189
8.1.4 DPSK调制解调电路的仿真测试 192
8.1.5 DPSK解调电路的板载测试 194
8.2 DQPSK信号的调制解调原理及MATLAB仿真 198
8.2.1 QPSK信号的调制原理 198
8.2.2 双比特码元差分编/解码的原理 199
8.2.3 DQPSK信号的解调原理 201
8.2.4 DQPSK调制解调的MATLAB仿真 203
8.3 DQPSK信号的FPGA实现 207
8.3.1 差分编/解码的Verilog HDL设计 207
8.3.2 DQPSK信号的Verilog HDL设计 210
8.4 DQPSK信号解调的FPGA实现 214
8.4.1 极性Costas环的Verilog HDL设计 214
8.4.2 FPGA实现后的仿真测试 216
8.4.3 调整跟踪策略以获取良好的跟踪性能 218
8.4.4 DQPSK解调电路的板载测试 219
8.5 本章小结 225
参考文献 226
第9章 QAM调制解调技术的FPGA实现 227
9.1 QAM调制解调原理 227
9.1.1 QAM调制解调系统的组成 227
9.1.2 差分编码与星座映射 228
9.1.3 QAM调制解调的MATLAB仿真 230
9.2 QAM信号的FPGA实现 234
9.2.1 编码映射模块的Verilog HDL设计 234
9.2.2 解码模块的Verilog HDL设计 237
9.2.3 QAM编/解码模块FPGA实现后的仿真测试 238
9.2.4 QAM信号的Verilog HDL设计 239
9.3 QAM载波同步的FPGA实现 241
9.3.1 QAM载波同步的原理 241
9.3.2 极性判决算法载波同步的Verilog HDL设计 244
9.3.3 极性判决算法载波同步电路的仿真测试 248
9.3.4 基于极性判决算法的QAM调制解调的仿真测试 250
9.3.5 DD算法载波同步的Verilog HDL设计 253
9.4 本章小结 258
参考文献 258
评论
还没有评论。